BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

11/401

(12) 公開特許公報(A)

(11)特許出願公別番号

特開2001-143494

(P2001 - 143494A)

(43)公開日 平成13年5月25日(2001, 5.25)

(51) Int.Cl.' G11C 29/00

識別配号 603

FI G11C 29/00

テーマコード(参考)

603Z 5B024

11/34

362H 5L106

371D

審査請求 未請求 請求項の数27 OL (全 36 貝)

(21)出願番号 特顯2000-1833(P2000-1833) (22)出願日 平成12年1月7日(2000.1.7) (31)優先権主張番号 特顯平11-75065 (32)優先日 平成11年3月19日(1999, 3.19) (33)優先権主張国 日本 (JP) (31)優先権主張番号 特願平11-250509 (32) 優先日 平成11年9月3日(1999.9.3) (33)優先権主張国 日本 (JP)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 向井 秀夫

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

ター内

(72)発明者 中川蒸

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

夕一内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54)【発明の名称】 半導体記憶装置

(57)【要約】

【課題】DRAMの不良メモリセルの救済効率を落とす ことなく総スペアエレメント数を激減させ、冗長回路の 面積効率を向上させる。

【解决手段】メモリセルアレイが複数に分割されてなる 複数のノーマルバンクBANKO ~BANK15にそれぞれ設けら れた第1のスペアエレメント SWLと、ノーマルバンク とは別のスペアバンクBANKBPに設けられた第2のスペア エレメントSWLと、第1のスペアエレメントを選択駆 動する複数の第1のスペアデコーダSRDO~SRD3と、第2 のスペアエレメントを選択駆動する第2のスペアデコー ダSRD0~SRD3と、第2のスペアエレメントを複数のノー マルバンク内の任意のバンクに選択的に割り当てる置換 制御回路FSOa~FS27a 、RWLON1.RWLON2 、SRDact0 ~SR Dact3 とを具備する。



【特許請求の範囲】

【請求項1】 メモリセルアレイの複数の単位にそれぞれ設けられた第1のスペアエレメントと、

)

前記複数の単位とは別に設けられた第2のスペアエレメ ントと、

前記第2のスペアエレメントを前記複数の単位の内の任 意の単位に選択的に割り当てる手段とを具備することを 特徴とする半導体記憶装置。

【請求項2】 メモリセルアレイが複数に分割されてなる複数のノーマルバンクと、

前記メモリセルアレイの不良メモリセルを置き換えるために設けられた1個のスペアパンクに纏められて配置された第1冗長セルアレイと、

前記複数のソーマルパンクに対応して設けられた複数の 第2冗長セルアレイと、

前記各ノーマルパンクに対応して設けられ、入力アドレスにより前記メモリセルアレイの行、列の選択を行うノーマルデコーダと、

前記第1冗長セルアレイを選択駆動する第1のスペアデ コーダと、

前記複数の第2冗長セルアレイを対応して選択駆動する 複数の第2のスペアデコーダと、

前記第1のスペアデコーダを駆動制御する第1の置換制 御信号を供給する第1の置換制御信号線と、

前記複数の第2のスペアデコーダを駆動制御する第2の 置換制御信号を供給する第2の置換制御信号線と、

不良メモリセルのアドレスおよび前記第1冗長セルアレイあるいは第2冗長セルアレイとの対応関係情報を予め記憶しておき、前記記憶された不良メモリセルのアドレスと入力アドレスとの一致検出結果および前記第1冗長セルアレイあるいは第2冗長セルアレイとの対応関係情報に基づいて前記第1の置換制御信号あるいは第2の置換制御信号を選択的に出力する複数の第1の記憶回路と、

前記第1の置換制御信号線および第2の置換制御信号線のいずれかが活性状態の時に前記ノーマルデコーダを非活性状態に制御する制御回路とを具備することを特徴とする半導体記憶装置。

【請求項3】 請求項2記載の半導体記憶装置において、

前記第1の記憶回路は、

前記不良メモリセルのアドレスおよび前記第1冗長セルアレイあるいは第2冗長セルアレイとの対応関係情報を 予め記憶する第1の記憶手段と、

前記第1の記憶手段の記憶情報に基づいて当該第1の記憶回路が前記第1冗長セルアレイおよび第2冗長セルアレイのいずれと対応するかを判別して前記第1の置換制御信号あるいは第2の置換制御信号を出力する第1の出力回路とを具備することを特徴とする半導体記憶装置。

【請求項4】 請求項3記載の半導体記憶装置におい

て、

前記第1の記憶手段は、

不良メモリセルのアドレスの各ピットデータを切断/非 切断状態に対応させて記憶する複数の第1のフューズ素 子と、

前記第1冗長セルアレイの選択の可否を指定するための 1ピットデータを切断/非切断状態に対応させて記憶す る第2のフューズ素子と、

前記第2冗長セルアレイの選択の可否を指定するための 1ピットデータを切断/非切断状態に対応させて記憶す る第3のフューズ素子とを具備し、

前記第1の出力回路は、

前記記憶された不良メモリセルのアドレスと入力アドレスとを比較する比較回路と、

前記比較回路の比較出力と前記第2のフューズ素子の記憶データとの論理処理を行って前記第1の置換制御信号を出力する第1のアンドゲートと、

前記比較回路の比較出力と前記第3のフューズ素子の記憶データとの論理処理を行って前記第2の置換制御信号を出力する第2のアンドゲートとを具備することを特徴とする半導体記憶装置。

【請求項5】 メモリセルアレイが複数に分割されてなる複数のノーマルバンクと、

前記メモリセルアレイの不良メモリセルを置き換えるために設けられた複数のスペアバンクに配置された複数の 第1冗長セルアレイと、

前<mark>記複数のノーマルパンクに対応して設けられた複数の</mark> 第2冗長セルアレイと、

前記各ノーマルバンクに対応して設けられ、入力アドレ スにより前記メモリセルアレイの行、列の選択を行うノ ーマルデコーダと、

前<mark>記複数の第1冗長セルアレイを対応して選択</mark>駆動する 複数の第1のスペアデコーダと、

前<mark>記複数の第2冗長セルアレイを対応して</mark>選択駆動する 複数の第2のスペアデコーダと、

前記複数の第1のスペアデコーダを択一的に駆動制御する第1の置換制御信号を供給する複数の第1の置換制御信号を供給する複数の第1の置換制御信号線と、

前記複数の第2のスペアデコーダを駆動制御する第2の 置換制御信号を供給する第2の置換制御信号線と、

不良メモリセルのアドレスおよび前記複数の第1 冗長セルアレイあるいは第2 冗長セルアレイとの対応関係情報を予め記憶しておき、前記記憶された不良メモリセルのアドレスと入力アドレスとの一致検出結果および前記複数の第1 冗長セルアレイあるいは第2 冗長セルアレイとの対応関係情報に基づいて前記第1 の置換制御信号あるいは第2の置換制御信号を選択的に出力する複数の第1の記憶回路と、

前記複数の第1の置換制御信号線および第2の置換制御 信号線のいづれかが活性状態の時に前記ノーマルデコー ダを非活性状態に制御する制御回路とを具備することを 特徴とする半導体記憶装置。

【請求項6】 請求項5記載の半導体記憶装置において、

前記第1の記憶回路は、

前配不良メモリセルのアドレスおよび前記複数の第1冗 長セルアレイあるいは第2冗長セルアレイとの対応関係 情報を記憶する第1の記憶手段と、

前記第1の記憶手段の記憶情報に基づいて当該第1の記憶回路が前記複数の第1冗長セルアレイおよび第2冗長セルアレイのいずれと対応するかを判別して前記複数の第1の置換制御信号あるいは第2の置換制御信号のうちの1つを選択的に出力する第1の出力回路とを具備することを特徴とする半導体記憶装置。

【請求項7】 メモリセルアレイが複数に分割されてなる複数のノーマルパンクと、

前記メモリセルアレイの不良メモリセルを置き換えるために設けられた1個のスペアバンクに纏められて配置された複数の第1冗長セルアレイと、

前記複数のノーマルバンクに対応して設けられた複数の 第2冗長セルアレイと、

前記各ノーマルバンクに対応して設けられ、入力アドレスにより前記メモリセルアレイの行、列の選択を行うノーマルデコーダと、

前記複数の第1冗長セルアレイを対応して選択駆動する 複数の第1のスペアデコーダと、

前記複数の第2冗長セルアレイを対応して選択駆動する 複数の第2のスペアデコーダと、

前記複数の第1のスペアデコーダを対応して駆動制御する第1の置換制御信号を供給する複数の第1の置換制御信号線と、

前記複数の第2のスペアデコーダを駆動制御する第2の 置換制御信号を供給する第2の置換制御信号線と、

前記複数の第1の置換制御信号線に対応して設けられ、 不良メモリセルのアドレスを予め記憶する第1の記憶手 段を備え、前記第1の記憶手段に記憶された不良メモリ セルのアドレスと入力アドレスとの一致検出結果に基づ いて対応する第1の置換制御信号線に前記第1の置換制 御信号を選択的に出力する複数の第1の記憶回路と、

前記不良メモリセルのアドレスおよび前記複数の第2冗長セルアレイとの対応関係情報を予め記憶する第2の記憶手段を備え、前記第2の記憶手段に記憶された不良メモリセルのアドレスと入力アドレスとの一致検出結果および前記複数の第2冗長セルアレイとの対応関係情報に基づいて前記第2の置換制御信号線に前記第2の置換制御信号を選択的に出力する複数の第2の記憶回路と、

前記複数の第1の置換制御信号線および第2の置換制御信号線のいずれか1本が活性状態の時に前記ノーマルデコーダを非活性状態に制御する制御回路とを具備することを特徴とする半導体記憶装置。

【請求項8】 請求項2乃至7のいずれか1項に記載の 半導体記憶装置において、

前記第1冗長セルアレイは、それぞれ複数のスペアエレ メントを備え、

前記第1冗長セルアレイに対応する前記第1のスペアデコーダは、前記複数のスペアエレメントを選択的に駆動することを特徴とする半導体記憶装置。

【請求項9】 請求項2乃至8のいずれか1項に記載の 半導体記憶装置において、

前記第2冗長セルアレイは、それぞれ複数のスペアエレ メントを備え、

前記第2冗長セルアレイに対応する前記第2のスペアデコーダは、前記複数のスペアエレメントを選択的に駆動することを特徴とする半導体記憶装置。

【請求項10】 メモリセルアレイが複数に分割されてなり、それぞれ複数のサブアレイからなる複数のメモリバンクと、

前記各サプアレイにそれぞれ設けられ、不良メモリセル と置き換えられる複数のスペアエレメントと、

前記各サプアレイに対応して設けられ、入力アドレスにより前記サプアレイの行選択を行う複数のノーマルデコーダと

前記各サプアレイに対応して設けられ、前記複数のスペ アエレメントを対応して駆動する複数のスペアデコーダ レ

前記複数のメモリバンクを選択指定する複数のバンク選 択線と、

前記複数のメモリバンクを構成するそれぞれ複数のサブ アレイからなる各組に対応して設けられ、各組のサブア レイに対応して設けられた前記ノーマルデコーダおよび スペアデコーダのうちのノーマルデコーダを選択指定す る複数のノーマルデコーダ制御線と、

前記複数のメモリバンクを構成するそれぞれ複数のサブ アレイからなる各組に対応して設けられ、各組のサブア レイに対応して設けられた前記ノーマルデコーダおよび スペアデコーダのうちのスペアデコーダを選択指定する 複数のスペアデコーダ制御線と、

前記各サブアレイにおける複数のスペアデコーダを択一 的に選択制御する複数のスペアデコーダ選択線と、

前記各サブアレイにおけるスペアエレメントを同一バン クに属する他のサブアレイに選択的に割り当てる割り当 て手段とを具備することを特徴とする半導体記憶装置。

【請求項11】 請求項10記載の半導体記憶装置において、

前記割り当て手段は、

不良メモリセルのアドレスおよび前記不良メモリセルのアドレスと1対1に対応させた前記スペアデコーダとの関係情報を予め記憶しておき、入力アドレスと前記記憶した不良メモリセルのアドレスとを比較し、一致検出時に前記複数のスペアデコーダ制御線を選択的に活性化さ

せる信号を出力するとともに、前記記憶した前記不良メモリセルのアドレスとスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダ選択線を選択的に活性化させる信号を出力し、不一致検出時には前記複数のノーマルデコーダ制御線を選択的に活性化させる信号を出力する複数の記憶回路を具備することを特徴とする半導体記憶装置。

【請求項12】 請求項11記載の半導体記憶装置において、前記各記憶回路は、

前記不良メモリセルのアドレスを記憶する第1の記憶手 段と、

前記複数のメモリパンクを構成する複数組のサブアレイ との対応関係情報を記憶する第2の記憶手段と、

前記複数のスペアデコーダとの対応関係情報を記憶する 第3の記憶手段と、

前記第1の記憶手段の記憶情報と入力アドレスとを比較 する比較回路と、

前記比較回路の比較出力および前記第2の記憶手段の記 憶情報に基づいて前記複数のスペアデコーダ制御線のい ずれかを活性化させる信号を出力する第1の出力回路 と、

前記複数のスペアデコーダ制御線のいずれかを活性化させる際には前記第3の記憶手段の記憶情報に基づいて前記複数のスペアデコーダ選択線を選択的に活性化させる信号を出力する第2の出力回路と、

前記比較回路の比較出力および入力アドレスに基づいて 前記複数のノーマルデコーダ制御線のいずれかを活性化 させる信号を出力する第3の出力回路を具備することを 特徴とする半導体記憶装置。

【請求項13】 請求項12記載の半導体記憶装置において、

前記第1の記憶手段は、前記不良メモリセルのアドレス の各ピットデータを切断/非切断状態に対応させて記憶 する複数の第1のフューズ素子を備え、

前記第2の記憶手段は、2組のサブアレイとの対応関係 情報を1ビットデータを切断/非切断状態に対応させて 記憶する第2のフューズ素子を備え、

前記第3の記憶手段は、前記複数のスペアデコーダとの 対応関係を表わすエンコードデータの各ピットデータを 切断/非切断状態に対応させて記憶する複数の第3のフューズ素子を備え、

前記第1の出力回路は、前記比較回路による一致検出時に前記第2のフューズ案子の記憶データおよびそれを反転させたデータにより相補的に活性化され、2本のスペアデコーダ制御線のいずれかを活性化させる第1の論理回路であり、

前記第2の出力回路は、前記比較回路による一致検出時 に前記複数の第3のフューズ素子により記憶されている エンコードデータをデコードして前記複数のスペアデコ ーダ選択線を選択的に活性化させるデコーダであり、 前記第3の出力回路は、前記比較回路による不一致検出時に入力アドレスの所定のピット信号およびそれを反転させた信号により相補的に活性化され、2本のノーマルデコーダ制御線のいずれかを活性化させる第2の論理回路であることを特徴とする半導体記憶装置。

【請求項14】 請求項13記載の半導体記憶装置において、

前記第1の論理回路は、前記比較回路による一致検出時の検出出力と前記第2のフューズ素子の記憶データとの 論理積をとる第1のアンドゲートおよび前記比較回路に よる一致検出時の検出出力と前記第2のフューズ素子の 記憶データの反転データとの論理積をとる第2のアンド ゲートからなり、

前記第2の論理回路は、前記比較回路による不一致検出 時の検出出力と前記入力アドレスの所定のビット信号と の論理積をとる第3のアンドゲートおよび前記比較回路 による不一致検出時の検出出力と前記入力アドレスの所 定のビット信号の反転信号との論理積をとる第4のアン ドゲートからなることを特徴とする半導体記憶装置。

【請求項15】 請求項10記載の半導体記憶装置において、前記割り当て手段は、

不良メモリセルのアドレスを予め記憶しておき、人力アドレスと前記記憶された不良メモリセルのアドレスとを比較し、一致検出時には前記複数のスペアデコーダ制御線を選択的に活性化させる信号を出力し、不一致検出時には前記複数のノーマルデコーダ制御線を活性化させる信号を出力する記憶回路を具備することを特徴とする半導体記憶装置。

【請求項16】 請求項15記載の半導体記憶装置において、前記記憶回路は、対応するスペアデコーダを1つのみ持ち、

前記不良メモリセルのアドレスを記憶する第1の記憶手 段と、

前記複数のメモリバンクを構成する複数組のサブアレイ との対応関係情報を記憶する第2の記憶手段と、

前記第1の記憶手段の記憶情報と入力アドレスとを比較 する比較回路と、

前記比較回路の比較出力および前記第2の記憶手段の記憶情報に基づいて前記複数のスペアデコーダ制御線のいずれかを活性化させる信号を出力する第1の出力回路と、

前記複数のスペアデコーダ制御線のいずれかを活性化させる際には前記対応するスペアデコーダを活性化させる 信号を出力する第2の出力回路と、

前記比較回路の比較出力および入力アドレスの所定のビット信号に基づいて前記複数のノーマルデコーが制御線のいずれかを活性化させる信号を出力する第3の出力回路を具備することを特徴とする半導体記憶装置。

【請求項17】 請求項10至16のいずれか1項に記載の半導体記憶装置において、前記サブアレイは、

ワード線、スペアワード線、ピット線対およびこれらの 各交差部に対応して配置されたメモリセルからなるサブ セルアレイ部と、

前記サプセルアレイ部の両側に配置され、イコライズ信号により制御されて前記ピット線対をピット線イコライズ電位にイコライズする複数のイコライズ回路および選択されたロウのメモリセルからピット線に読み出されたデータをセンス増幅する複数のセンスアンプを含むイコライズ回路・センスアンプ列と、

前記バンク選択線および前記ノーマルデコーダ制御線および前記スペアデコーダ制御線の信号が入力し、バメク活性化開始時には同じパンクの全てのサブアレイに対応するイコライズ解除状態に制御し、前記複数のスペアデコーダ制御線おび複数のスペアデコーダ制御線おび複数のスペアデコーダ制御線おび複数のスペアデコーダ制御線のいずれか1本が活性化されることにより活性をイコライズ解除状態のままに制御してセンスアンプを持つでは対応するイコライズ解除状態のまま、残りの非活性化すべきサイズ状態に戻してセンスアンプを非活性状態に戻す制御回路とを具備することを特徴とする半導体記憶装置。

【請求項18】 請求項10至16のいずれか1項に記載の半導体記憶装置において、前記サブアレイは、

ワード線、スペアワード線、ビット線対およびこれらの 各交差部に対応して配置されたメモリセルからなるサブ セルアレイ部と、

前記サブセルアレイ部の両側に配置され、イコライズ信号により制御されて前記ピット線対をピット線イコライズ電位にイコライズする複数のイコライズ回路と、

隣接するサブアレイ間に配置されて隣接するサブアレイ間で共用される複数のピット線センスアンプを含むセンスアンプ列と各ピット線対との間にそれぞれ接続されたアレイ選択スイッチと、

前記バンク選択線および前記ノーマルデコーダ制御線お よび前記スペアデコーダ制御線の信号が入力し、パンク 活性化開始時には同じバンクの全てのサブアレイに対応 する前記イコライズ回路をイコライズ解除状態に制御す るとともに前記アレイ選択スイッチを接続解除状態にし てセンスアンプを一旦は活性準備状態に制御し、前記複 数のノーマルデコーダ制御線および複数のスペアデコー ダ制御線のいずれか1本が活性化されることにより、活 性化すべきサブアレイについては対応する前記イコライ ズ回路をイコライズ解除状態に維持するとともに隣接す るサブアレイのアレイ選択スイッチを接続解除状態に制 御してセンスアンプを活性準備状態に維持したまま、残 りの非活性化すべきサブアレイについては対応する前記 イコライズ回路をイコライズ状態に制御するとともに前 記アレイ選択スイッチを接続状態に制御してセンスアン プを非活性状態に戻す制御回路とを具備することを特徴 とする半導体記憶装置。

【請求項19】 請求項17または18記載の半導体記憶装置において、

前記制御回路は、

前記パンク選択線の信号が入力し、その前線に同期して 時間幅が短縮されたパルス信号を生成する第1の回路 と、

前記第1の回路の出力信号がゲートに入力する第1のN MOSトランジスタと、

前記第1のNMOSトランジスタのドレインと電源ノードとの間に接続され、ゲートに前記バンク選択線の信号が入力するPMOSトランジスタと、

前記第1のNMOSトランジスタのソースと接地ノード との間に接続され、ゲートに前記ノーマルデコーダ制御 線の信号が入力する第2のNMOSトランジスタと、

前記第1のNMOSトランジスタのソースと接地ノード との間に接続され、ゲートに前記スペアデコーダ制御線 の信号が入力する第3のNMOSトランジスタと、

前記第1のNMOSトランジスタのドレイン電位をラッチするラッチ回路と、

前記ラッチ回路の出力信号および前記バンク選択線から の入力信号の論理処理を行い、前記イコライズ回路のイ コライズ制御信号を出力する論理ゲートとを具備するこ とを特徴とする半導体記憶装置。

【請求項20】 メモリセルアレイが複数に分割された メモリバンクと、

前記各メモリバンクにそれぞれ設けられ、不良メモリセルと置き換えられる複数のスペアエレメントと、

前記各メモリバンクに対応して設けられ、入力アドレス により前記メモリバンクの行選択を行う複数のノーマル デコーダと、

前記各メモリバンクに対応して設けられ、前記複数のスペアエレメントを対応して駆動する複数のスペアデコー ダと、

前記複数のメモリバンクを選択指定する複数のバンク選 択線と

前記ノーマルデコーダおよびスペアデコーダのうちのスペアデコーダを選択指定するスペアデコーダ制御線と、 前記各メモリバンクにおける複数のスペアデコーダを択 一的に選択制御する複数のスペアデコーダ選択線と、

前記スペアエレメントの総数よりも少ない数だけ設けられ、前記スペアエレメントの1つまたは複数を任意に選択して不良メモリセルと置換させる割り当て手段を具備することを特徴とする半導体記憶装置。

【請求項21】 請求項20記載の半導体記憶装置において、前記割り当て手段は、

1つまたは複数の不良メモリセルのアドレスおよび前記 不良メモリセルのアドレスと1対1に対応させた前記スペアデコーダとの関係情報を予め記憶しておき、入力アドレスと前記記憶した1つまたは複数の不良メモリセル のアドレスとを比較し、一致検出時/不一致検出時に対応して前記スペアデコーダ制御線を活性化/非活性化する信号を出力し、一致検出時には前記記憶した前記不良メモリセルのアドレスとスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダ選択線を選択的に活性化する信号を出力する記憶回路を具備することを特徴とする半導体記憶装置。

【請求項22】 請求項21記載の半導体記憶装置において、前記記憶回路は、

前記不良メモリセルのアドレスを1つまたは複数記憶する第1の記憶手段と、

前記第1の記憶手段の情報と入力アドレスとを比較する 比較回路と、

前記比較回路による一致検出時の出力に基づいて前記スペアデコーダ制御線を活性化する信号を出力する第1の 出力回路と、

前記複数のスペアデコーダと前記不良メモリセルのアドレスとの1対1の対応関係情報を記憶する第2の記憶手段と、

前記スペアデコーダ制御線を活性化する際には前記第2 の記憶手段の情報および置換に用いるアドレスの少なく とも最下位ピット信号に基づいて前記複数のスペアデコ ーダ選択線を選択的に活性化する信号を出力する第2の 出力回路とを具備することを特徴とする半導体記憶装 置。

【請求項23】 請求項22記載の半導体記憶装置において、

前記第1の記憶手段が記憶する複数の不良メモリセルの アドレスは、置換に用いるアドレスの最下位ビットのみ または前記最下位ビットおよびその上位の1ビットから なる2ビットのみが相異なる2種類乃至4種類のアドレ スであり、

前記第2の出力回路の入力には、前記相異なる1ビット または2ビットのアドレスピットが含有されることを特 徴とする半導体記憶装置。

【請求項24】 請求項23記載の半導体記憶装置において、

前記第1の記憶手段は、前記不良メモリセルの置換に用いるアドレスの最下位ビット信号、その反転信号および 前記最下位ビットより上位の各ピットデータを切断/非 切断状態に対応させて記憶する複数の第1のフューズ索 子を備え、

前記第2の記憶手段は、前記複数のスペアデコーダとの 対応関係を表わすエンコードデータのうちの前記最下位 ビット以外の各ピットデータを切断/非切断状態に対応 させて記憶する第2のフューズ素子を備え、

前記第1の出力回路は、

前記置換に用いるアドレスの最下位ビット信号およびそ の反転信号とそれに対応する前記第1の記憶手段の記憶 データとを比較する第1の比較回路と、 前記アドレスの最下位ピットより上位の各ピットデータとそれに対応する前記第1の記憶手段の記憶データとを 比較する第2の比較回路と、

前記第1の比較回路の比較出力と第2の比較回路の比較 出力との論理処理を行って前記スペアデコーダ制御線を 活性化する信号を出力する第1のアンドゲートとを備 え、

前記第2の出力回路は、

前記アドレスの最下位ビットデータと前記第2の記憶手段の記憶データとが入力し、それをデコードして前記複数のスペアデコーダ選択線を選択的に活性化させるデコーダであることを特徴とする半導体記憶装置。

【請求項25】 請求項23記載の半導体記憶装置において、

前記第1の記憶手段は、前記不良メモリセルの置換に用いるアドレスの最下位ビット信号、その反転信号および前記最下位ビットより上位の各ビットデータを切断/非切断状態に対応させて記憶する複数の第1のフューズ素子を備え、

前記第2の記憶手段は、前記複数のスペアデコーダとの 対応関係を表わすエンコードデータの各ピットデータを 切断/非切断状態に対応させて記憶する第2のフューズ 素子を備え、

前記第1の出力回路は、

前記置換に用いるアドレスの最下位ビット信号およびその反転信号とそれらに対応する前記第1の記憶手段の記憶データとを比較する第1の比較回路と、

前記アドレスの最下位ビットより上位の各ビットデータとそれに対応する前記第1の記憶手段の記憶データとを 比較する第2の比較回路と、

前記第1の比較回路の比較出力と第2の比較回路の比較 出力との論理処理を行って前記スペアデコーダ制御線を 活性化する信号を出力する第1のアンドゲートとを備 え

前記第2の出力回路は、前記第2の記憶手段に記憶されたエンコードデータまたはその最下位ピットデータが前記置換に用いるアドレスの最下位ピットデータに切り換えられたエンコードデータが入力し、それをデコードして前記複数のスペアデコーダ選択線を選択的に活性化させるデコーダであることを特徴とする半導体記憶装置。

【請求項26】 請求項23記載の半導体記憶装置において、

前記第1の記憶手段は、前記不良メモリセルの置換に用いるアドレスの最下位から2ピットの信号、それらの反転信号、およびそれらより上位の各ピットデータを切断/非切断状態に対応させて記憶する複数の第1のフューズ素子を備え、

前記第2の記憶手段は、前記複数のスペアデコーダとの 対応関係を表わすエンコードデータの各ピットデータを 切断/非切断状態に対応させて記憶する第2のフェーズ 索子を備え、

前記第1の出力回路は、

前記置換に用いるアドレスの最下位から2ビットの信号 およびそれらの反転信号とそれらに対応する前記第1の 記憶手段の記憶データとを比較する第1の比較回路と、 前記アドレスの最下位から2ビットより上位の各ビット データとそれに対応する前記第1の記憶手段の記憶デー タとを比較する第2の比較回路と、

前記第1の比較回路の比較出力と第2の比較回路の比較 出力との論理処理を行って前記スペアデコーダ制御線を 活性化する信号を出力する第1のアンドゲートとを備

前記第2の出力回路は、前記第2の記憶手段に記憶され たエンコードデータまたはその最下位から2ピットのデ ータのうちの少なくとも1ビットが前記アドレスの対応 するビットデータに切り換えられたエンコードデータが 入力し、それをデコードして前記複数のスペアデコーダ 選択線を選択的に活性化させるデコーダであることを特 徴とする半導体記憶装置。

【請求項27】 請求項20記載の半導体記憶装置にお

前記ノーマルデコーダおよびスペアデコーダのうちのノ ーマルデコーダを選択指定するノーマルデコーダ制御線 をさらに具備し、

前記記憶回路は、前記比較回路による不一致検出時の出 力に基づいて前記ノーマルデコーダ制御線を活性化する 信号を出力する第3の出力回路をさらに具備することを 特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 係り、特に不良メモリセルの救済を行う冗長回路を備え たマルチバンク構成の半導体記憶装置に関するものであ る。

[0002]

【従来の技術】半導体記憶装置には、製品の歩留まりを 向上させるために、メモリセルアレイのテストにより一 部のメモリセルに欠陥が検出された場合に、欠陥セルを 冗長セルと置き換えて救済する冗長システムが採用され ている。現在一般的に用いられている冗長システムは、 欠陥セルを含む一行あるいは複数行のセルアレイを単位 としてそれと同じ大きさのスペアエレメントで置き換え る (セルアレイ単位の置き換え) 方式を採用している。

【0003】欠陥セルを含むセルアレイ単位のアドレス 情報は、フューズを用いた不揮発性の記憶素子により記 憶されている。アドレス情報は複数ビットで構成される ので、それに対応した複数本のフューズを含むフューズ セットが用いられている。このフューズセットは、通 常、スペアエレメントと1対1に対応され、チップ内に はスペアエレメントと同数のフューズセットが設けられて

る。そして、スペアエレメントを使用する場合、それに 対応するフューズセット内のフューズがアドレス情報に 応じて切断される。

【0004】上記したように冗長システムは、スペアエ レメントおよびフューズセットなどの冗長回路を必要と するので、メモリチップの面積が増大する。救済可能な 欠陥の数と冗長回路の面積とはトレードオフの関係にあ るので、面積効率を向上させる冗長システムが極々提案 されている。

【0005】例えば、Kirihata等が提案したフレキシブ ルな冗長システム ("Fault-Tolerant Design for 256Mb DRAM" (IEEE JOURNAL of SOLID-STATE CIRCUITS, VOL. 31,NO.4, April 1996) 参照) がある。この方式は、1 つのスペアエレメントが広いセルアレイ領域をカバーし ているので、欠陥セルがチップの一部に偏って存在する 場合でも、セルアレイ内に欠陥が均等に分散している場 合と同様に救済できる。このため、スペアエレメントの 数を削減して、リダンダンシ回路の面積効率を高めるこ とができ、チップ当たりの欠陥数が判明している場合、 或いは予測できる場合に有効である。

【0006】一方、近年、メモリセルアレイが複数に分 割されたメモリチップが開発されている。例えばチップ 内部に複数のバンクを持ち、それらのバンクが同時に活 性化されるメモリチップがある。

【0007】この様なメモリチップは、不良メモリセル をロウ単位で救済を行うためのロウスペアエレメントを バンクを越えて使用することは不可能であるので、各バ ンク毎にスペアエレメントを用意せざるを得ないという 制約が生じる。そして、パンクの数が多くなるほど、チ ップ内のメモリセルアレイの分割数は増加し、1つのス ペアエレメントがカパーできるセルアレイ領域は狭くな

【0008】しかも、各パンク毎にスペアエレメントを 配置する場合、メモリ容量の増大に伴い、メモリセルの 欠陥が偏って発生する確率が相当高いので、高い良品率 を確保するためには、各バンクに含めるスペアエレメン ト数を増やすことが不可避となり、結果としてチップ値 積の激増につながる。

【0009】即ち、上記したようにスペアエレメントが 狭い範囲しかカバーできない場合、欠陥がメモリセルア レイの一部に偏在した場合においても欠陥セルを救済で きるようにするためには、狭いセルアレイ領域毎にスペ アエレメントを設けなければならない。これはチップ全 体として見ると、チップ当たりの平均欠陥数を大幅に超 えたスペアエレメント数をチップに組み込むことになる ため、面積効率を悪化させる。

【0010】さらに、スペアエレメントとフューズセッ トを一対一に対応させる従来の方式では、スペアエレメ ント数の増加に伴ってフューズセット数も増加する。し かし、一般に、フューズセットの方がスペアエレメント

よりも大きな面積を必要とするので、冗長回路の面積効率が大きく低下してしまう。

【0011】このような事態に対して、セルアレイ全体の欠陥想定数を上回るフューズセットの数を、総スペアエレメント数よりも少なく抑える手法がある。その具体例としては、各バンク内の複数のスペアロウデコーダとの対応情報関係を各フューズセットに含ませることにより、各フューズセットをスペアエレメントと1対1に対応させる必要がなくなる。

【0012】因みに、従来のDRAMには、セルアレイ全体を16個のバンクに分割し、不良が偏在した場合に備えて各バンクに8個のスペアエレメントを設け、セルアレイ全体での平均欠陥数を20個程度と想定した場合、総スペアエレメント数128よりも少ない28個のフューズセットにより、不良が均一に分散した場合にも対処できるようにしたものがある。しかし、総数で128個のスペアエレメントを持たせたるので、スペアエレメントの面積効率が高いとは言えない。

【0013】ところで、メモリ容量の増大に比例してバンク数も増加する傾向にあるが、今後は、バンク数の増加の必要性が必ずしも大きくならず、メモリ容量の増大に比較してバンク数の増加率が鈍る傾向にある。これに対して、ピット線長、ワード線長に上限があることから、バンクを構成するサブアレイは、その大きさに上限があり、数が増える傾向にある。このような傾向に対応して、あるバンクが活性化された際にそのバンクに属しながらも非活性状態にあるサブアレイが存在するような構成が採用されることになる。

【0014】しかし、同一パンクに属しながら、活性状態のサブアレイと非活性状態のサブアレイが存在する構成の半導体メモリにおいて、各サブアレイ毎にスペアエレメントを多数配置すると、チップ面積の激増をまねくという問題がある。

【0015】一方、素子の微細化に伴い、欠陥もまた微細になるというわけではないので、欠陥の中には相対的に幅(面積)が大きく、複数のスペアエレメントを消費せざるを得ないという場合が発生してきている。

【0016】しかし、フューズセットの数を総スペアエレメント数よりも少なく抑える方式では、複数のスペアエレメントを消費すれば、当然に同数のフューズセットも消費されるので、より少ないフューズセットの方が、スペアエレメントよりも幅の大きい欠陥による被害を大きく受けることになる。

【0017】図21は、1つのバンク内で発生し得る欠陥による不良例A、Bを纏めて示している。

【0018】不良例A は、ワード線2本分の幅をもつ面 額が広い欠陥を教済するために、1つのスペアエレメン トを使用する場合を示している。この場合、フューズセ ットの使用は1つである。 - 8 -

【0019】不良例Bは、ワード線2本分の幅をもつ面積が広い欠陥を救済するために、2つのスペアエレメントの使用を余儀なくされる場合を示している。この場合、フューズセットの使用は2つである。

【0020】素子の微細化が進むにつれて、不良例B も 増えてくる。極端な場合、想定している20個の欠陥のいずれもが置換単位の境界をまたぐとすると、スペアエレメントの数が足りなくなる確率はまだ低いが、フューズセットの方は確実に不足することになる。

【0021】そこで、欠陥の幅に比べてパターンの微細化が進んだ場合には、占有面積が大きなフューズセットを減らしたいにも拘わらず、減らすことができないという事態に直面する。

[0022]

【発明が解決しようとする課題】上記したように従来のマルチパンク構成のDRAMは、スペアエレメント数の増加が面積効率を落とすという問題があった。

【0023】また、各バンクがそれぞれ複数のサブアレイからなる従来のマルチバンク構成のDRAMにおいても、不良が偏在した場合に備えて各バンクのサブアレイ毎に独立のスペアエレメントを持たせているので、スペアエレメント数の増加が面積効率を落とすという問題があった。

【0024】また、従来のマルチバンク構成のDRAMは、索子の微細化が進むにつれて、置換単位であるスペアエレメントの境界を欠陥がまたぐ状況が増えてくると、フューズセットが不足するという問題があった。

【0025】本発明は上記の問題点を解決すべくなされたもので、メモリセルアレイの近年の細分化された複数の単位にそれぞれ対応して設けられるスペアエレメント数を減らした場合でも、セルアレイ全体で欠陥が偏った場合に対処でき、救済率と救済自由度を維持しながら総スペアエレメント数を減少させてチップ上の冗長回路の面積効率を向上させることに寄与し得る半導体記憶装置を提供することを目的とする。

【0026】また、本発明の他の目的は、各バンクのサブアレイ毎に持たせたスペアエレメントを同一バンク内で共用でき、セルアレイ全体で欠陥が偏った場合に対処でき、救済率と救済自由度を維持しながら総スペアエレメント数を減少させてチップ上の冗長回路の面積効率を向上させることに寄与し得る半導体記憶装置を提供することにある。

【0027】また、本発明の他の目的は、1つのフューズセットで複数のスペアエレメントの置換を受け持つことができるようにし、幅の大きな欠陥に対処する際のフューズセットの消費を抑制でき、占有面積が大きなフェーズセットを増加させずに高い良品率を得る半導体記憶装置を提供することにある。

[0028]

【課題を解決するための手段】本発明の第1の半導体記

憶装置は、メモリセルアレイの複数の単位にそれぞれ設 けられた第1のスペアエレメントと、前記複数の単位と は別に設けられた第2のスペアエレメントと、前記第2 のスペアエレメントを前記複数の単位の内の任意の単位 に選択的に割り当てる手段とを具備することを特徴とす

【0029】本発明の第2の半導体記憶装置は、メモリ セルアレイが複数に分割されてなる複数のノーマルバン クと、前記メモリセルアレイの不良メモリセルを置き換 えるために設けられた1個のスペアバンクに纏められて 配置された第1冗長セルアレイと、前記複数のノーマル バンクに対応して設けられた複数の第2冗長セルアレイ と、前記各ノーマルバンクに対応して設けられ、入力ア ドレスにより前記メモリセルアレイの行、列の選択を行 う通常のデコーダと、前記第1冗長セルアレイを選択駆 動する第1のスペアデコーダと、前記複数の第2冗長セ ルアレイを対応して選択駆動する複数の第2のスペアデ コーダと、前記第1のスペアデコーダを駆動制御する第 1の置換制御信号を供給する第1の置換制御信号線と、 前記複数の第2のスペアデコーダを駆動制御する第2の 置換制御信号を供給する第2の置換制御信号線と、不良 メモリセルのアドレスおよび前記第1冗長セルアレイあ るいは第2冗長セルアレイとの対応関係情報を予め記憶 しておき、前記記憶された不良メモリセルのアドレスと 入力アドレスとの一致検出結果および前記第1冗長セル アレイあるいは第2冗長セルアレイとの対応関係情報に 基づいて前記第1の置換制御信号あるいは第2の置換制 御信号を選択的に出力する複数の第1の記憶回路と、前 記第1の置換制御信号線および第2の置換制御信号線の いずれかが活性状態の時に前記ノーマルデコーダを非活 性状態に制御する制御回路とを具備することを特徴とす

【0030】本発明の第3の半導体記憶装置は、メモリ セルアレイが複数に分割されてなる複数のノーマルバン クと、前記メモリセルアレイの不良メモリセルを置き換 えるために設けられた複数のスペアバンクに配置された 複数の第1冗長セルアレイと、前記複数のノーマルパン クに対応して設けられた複数の第2冗長セルアレイと、 前記各ノーマルバンクに対応して設けられ、入力アドレ スにより前記メモリセルアレイの行、列の選択を行う通 常のデコーダと、前記複数の第1冗長セルアレイを対応 して選択駆動する複数の第1のスペアデコーダと、前記 複数の第2冗長セルアレイを対応して選択駆動する複数 の第2のスペアデコーダと、前記複数の第1のスペアデ コーダを択一的に駆動制御する第1の置換制御信号を供 給する複数の第1の置換制御信号線と、前記複数の第2 のスペアデコーダを駆動制御する第2の置換制御信号を 供給する第2の置換制御信号線と、不良メモリセルのア ドレスおよび前記複数の第1冗長セルアレイあるいは第 2冗長セルアレイとの対応関係情報を予め記憶してお - 9 -

き、前記記憶された不良メモリセルのアドレスと人力ア ドレスとの一致検出結果および前記複数の第1冗長セル アレイあるいは第2冗長セルアレイとの対応関係情報に 基づいて前記第1の置換制御信号あるいは第2の置換制 御信号を選択的に出力する複数の第1の記憶回路と、前 記複数の第1の置換制御信号線および第2の置換制御信 号線のいずれかが活性状態の時に前記通常のデコーダを 非活性状態に制御する制御回路とを具備することを特徴

【0031】本発明の第4の半導体記憶装置は、メモリ セルアレイが複数に分割されてなる複数のノーマルバン クと、前記メモリセルアレイの不良メモリセルを置き換 えるために設けられた1個のスペアパンクに纏められて 配置された複数の第1冗長セルアレイと、前記複数のノ ーマルバンクに対応して設けられた複数の第2冗長セル アレイと、前記各ノーマルバンクに対応して設けられ、 入力アドレスにより前記メモリセルアレイの行、列の選 択を行う通常のデコーダと、前記複数の第1冗長セルア レイを対応して選択駆動する複数の第1のスペアデコー ダと、前記複数の第2冗長セルアレイを対応して選択駆 動する複数の第2のスペアデコーダと、前記複数の第1 のスペアデコーダを対応して駆動制御する第1の置換制 御信号を供給する複数の第1の置換制御信号線と、前記 複数の第2のスペアデコーダを駆動制御する第2の置換 制御信号を供給する第2の置換制御信号線と、前記複数 の第1の置換制御信号線に対応して設けられ、不良メモ リセルのアドレスを予め記憶する第1の記憶手段を備 え、前記第1の記憶手段に記憶された不良メモリセルの アドレスと入力アドレスとの一致検出結果に基づいて対 応する第1の置換制御信号線に前記第1の置換制御信号 を選択的に出力する複数の第1の記憶回路と、前記不良 メモリセルのアドレスおよび前記複数の第2冗長セルア レイとの対応関係情報を予め記憶する第2の記憶手段を 備え、前記第2の記憶手段に記憶された不良メモリセル のアドレスと入力アドレスとの一致検出結果および前記 複数の第2冗長セルアレイとの対応関係情報に基づいて 前記第2の置換制御信号線に前記第2の置換制御信号を 選択的に出力する複数の第2の記憶回路と、前記複数の 第1の置換制御信号線および第2の置換制御信号線のい ずれか1本が活性状態の時に前記通常のデコーダを非活 性状態に制御する制御回路とを具備することを特徴とす る。

【0032】本発明の第5の半導体記憶装置は、メモリ セルアレイが複数に分割されてなり、それぞれ複数のサ プアレイからなる複数のメモリパンクと、削記各サプァ レイにそれぞれ設けられ、不良メモリセルと置き換えら れる複数のスペアエレメントと、前記各サブアレイに対 応して設けられ、入力アドレスにより前記サプアレイの 行選択を行う複数のノーマルデコーダと、前記各サブア レイに対応して設けられ、前記複数のスペアエレメント

を対応して駆動する複数のスペアデコーダと、前記複数 のメモリバンクを選択指定する複数のバンク選択線と、 前記複数のメモリパンクを構成するそれぞれ複数のサブ アレイからなる各組に対応して設けられ、各組のサブア レイに対応して設けられた前記ノーマルデコーダおよび スペアデコーダのうちのノーマルデコーダを選択指定す る複数のノーマルデコーダ制御線と、前記複数のメモリ パンクを構成するそれぞれ複数のサブアレイからなる各 組に対応して設けられ、各組のサブアレイに対応して設 けられた前記ノーマルデコーダおよびスペアデコーダの うちのスペアデコーダを選択指定する複数のスペアデコ ーダ制御線と、前記各サブアレイにおける複数のスペア デコーダを択一的に選択制御する複数のスペアデコーダ 選択線と、前記各サブアレイにおけるスペアエレメント を同一パンクに属する他のサブアレイに選択的に割り当 てる割り当て手段とを具備することを特徴とする。

【0033】前記第5の半導体記憶装置における割り当て手段の一例は、不良メモリセルのアドレスおよび前記不良メモリセルのアドレスおよび前記ペアデコーダとの関係情報を予め記憶しておき、入力アドレスと前記記憶した不良メモリセルのアドレスとを説し、一致検出時に前記複数のスペアデコーダ制御記記憶した前記不良メモリセルのアドレスとスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダ制の関係情報に活性化させる信号を出力し、不一致検出時には前記複数のノーマルデコーダ制御線を選択的に活性化させる信号を出力する複数の記憶回路を具備することを特徴とする。

【0034】前記第5の半導体記憶装置における割り当 て手段の一例における各記憶回路は、前記不良メモリセ ルのアドレスを記憶する第1の記憶手段と、前記複数の メモリバンクを構成する複数組のサブアレイとの対応関 係情報を記憶する第2の記憶手段と、前記複数のスペア デコーダとの対応関係情報を記憶する第3の記憶手段 と、前記第1の記憶手段の記憶情報と入力アドレスとを 比較する比較回路と、前記比較回路の比較出力および前 記第2の記憶手段の記憶情報に基づいて前記複数のスペ アデコーダ制御線のいずれかを活性化させる信号を出力 する第1の出力回路と、前記複数のスペアデコーダ制御 線のいずれかを活性化させる際には前記第3の記憶手段 の記憶情報に基づいて前記複数のスペアデコーダ選択線 を選択的に活性化させる信号を出力する第2の出力回路 と、前記比較回路の比較出力および入力アドレスに基づ いて前記複数のノーマルデコーダ制御線のいずれかを活 性化させる信号を出力する第3の出力回路を具備するこ とを特徴とする。

【0035】前記第5の半導体記憶装置における割り当 て手段の他の例は、不良メモリセルのアドレスを予め記 憶しておき、入力アドレスと前記記憶された不良メモリ セルのアドレスとを比較し、一致検出時には前記複数のスペアデコーダ制御線を選択的に活性化させる信号を出力し、不一致検出時には前記複数のノーマルデコーダ制御線を活性化させる信号を出力する記憶回路を具備することを特徴とする。

【0036】前記第5の半導体記憶装置における割り当 て手段の他の例における記憶回路は、対応するスペアデ コーダを1つのみ持ち、前記不良メモリセルのアドレス を記憶する第1の記憶手段と、前記複数のメモリバンク を構成する複数組のサプアレイとの対応関係情報を記憶。 する第2の記憶手段と、前記第1の記憶手段の記憶情報 と入力アドレスとを比較する比較回路と、前記比較回路 の比較出力および前記第2の記憶手段の記憶情報に基づ いて前記複数のスペアデコーダ制御線のいずれかを活性 化させる信号を出力する第1の出力回路と、前記複数の スペアデコーダ制御線のいずれかを活性化させる際には 前記対応するスペアデコーダを活性化させる信号を出力 する第2の出力回路と、前記比較回路の比較出力および 入力アドレスの所定のビット信号に基づいて前記複数の ノーマルデコーダ制御線のいずれかを活性化させる信号 を出力する第3の出力回路を具備することを特徴とす る。

【0037】前記第5の半導体記憶装置におけるサブア レイの一例は、ワード線、スペアワード線、ビット線対 およびこれらの各交差部に対応して配置されたメモリセ ルからなるサブセルアレイ部と、前記サブセルアレイ部 の両側に配置され、イコライズ信号により制御されて前 記ピット線対をピット線イコライズ電位にイコライズす る複数のイコライズ回路および選択されたロウのメモリ セルからピット線に読み出されたデータをセンス増幅す る複数のセンスアンプを含むイコライズ回路・センスア ンプ列と、前記バンク選択線および前記ノーマルデコー ダ制御線および前記スペアデコーダ制御線の信号が入力 し、パンク活性化開始時には同じバンクの全てのサブア レイに対応するイコライズ回路をイコライズ解除状態に 制御してセンスアンプを一旦は活性準備状態に制御し、 前記複数のノーマルデコーダ制御線および複数のスペア デコーダ制御線のいずれか1本が活性化されることによ り活性化すべきサブアレイについては対応するイコライ ズ回路をイコライズ解除状態のままに制御してセンスア ンプを活性準備状態に維持したまま、残りの非活性化す べきサブアレイについては対応するイコライズ圓路をイ コライズ状態に戻してセンスアンプを非活性状態に戻す 制御回路とを具備することを特徴とする。

【0038】前記第5の半導体記憶装置におけるサブアレイの他の例は、ワード線、スペアワード線、ビット線対およびこれらの各交差部に対応して配置されたメモリセルからなるサブセルアレイ部と、前記サブセルアレイ部の両側に配置され、イコライズ信号により制御されて前記ビット線対をピット線イコライズ電位にイコライズ

する複数のイコライズ回路と、隣接するサブアレイ間に 配置されて隣接するサブアレイ間で共用される複数のビ ット線センスアンプを含むセンスアンプ列と各ピット線 対との間にそれぞれ接続されたアレイ選択スイッチと、 前記パンク選択線および前記ノーマルデコーダ制御線お よび前記スペアデコーダ制御線の信号が入力し、パンク 活性化開始時には同じパンクの全てのサブアレイに対応 する前記イコライズ回路をイコライズ解除状態に制御す るとともに前記アレイ選択スイッチを接続解除状態にし てセンスアンプを一旦は活性準備状態に制御し、前記複 数のノーマルデコーダ制御線および複数のスペアデコー ダ制御線のいずれか1本が活性化されることにより、活 性化すべきサブアレイについては対応する前記イコライ ズ回路をイコライズ解除状態に維持するとともに隣接す るサブセルアレイのアレイ選択スイッチを接続解除状態 に制御してセンスアンプを活性準備状態に維持したま ま、残りの非活性化すべきサブアレイについては対応す る前記イコライズ回路をイコライズ状態に制御するとと もに前記アレイ選択スイッチを接続状態に制御してセン スアンプを非活性状態に戻す制御回路とを具備すること を特徴とする。

【0039】前記第5の半導体記憶装置のサブアレイに おける制御回路は、前記バンク選択線の信号が入力し、 その前縁に同期して時間幅が短縮されたパルス信号を生 成する第1の回路と、前記第1の回路の出力信号がゲー トに入力する第1のNMOSトランジスタと、前記第1 のNMOSトランジスタのドレインと電源ノードとの間 に接続され、ゲートに前記パンク選択線の信号が入力す るPMOSトランジスタと、前記第1のNMOSトラン ジスタのソースと接地ノードとの間に接続され、ゲート に前記ノーマルデコーダ制御線の信号が入力する第2の NMOSトランジスタと、前記第1のNMOSトランジ スタのソースと接地ノードとの間に接続され、ゲートに 前記スペアデコーダ制御線の信号が入力する第3のNM OSトランジスタと、前記第1のNMOSトランジスタ のドレイン電位をラッチするラッチ回路と、前記ラッチ 回路の出力信号および前記バンク選択線からの入力信号 の論理処理を行い、前記イコライズ回路のイコライズ制 御信号を出力する論理ゲートとを具備することを特徴と する。

【0040】本発明の第6の半導体記憶装置は、メモリセルアレイが複数に分割されたメモリバンクと、前記各メモリパンクにそれぞれ設けられ、不良メモリセルと置き換えられる複数のスペアエレメントと、前記各メモリバンクに対応して設けられ、入力アドレスにより前記メモリバンクの行選択を行う複数のノーマルデコーダと、前記各メモリバンクに対応して設けられ、前記複数のスペアエレメントを対応して駆動する複数のスペアデコーダと、前記複数のメモリバンクを選択指定する複数のバンク選択線と、前記ノーマルデコーダおよびスペアデコ

ーダのうちのスペアデコーダを選択指定するためのスペアデコーダ制御線と、前記各メモリバンクにおける複数のスペアデコーダを択一的に選択制御する複数のスペアデコーダ選択線と、前記スペアエレメントの総数よりも少ない数だけ設けられ、前記スペアエレメントの1つまたは複数を任意に選択して不良メモリセルと置換させる割り当て手段を具備することを特徴とする。

【0041】前記第6の半導体記憶装置における割り当て手段は、1つまたは複数の不良メモリセルのアドレスと1対1に対応させた前記スペアデコーダとの関係情報を予め記憶しておき、入力アドレスと前記記憶した1つまたは複数の不良メモリセルのアドレスとを比較し、一致検出時/不一致検出時に対応して前記スペアデコーダ制御線を活性化/非活性化する信号を出力し、一致検出時には前記記憶した前記不良メモリセルのアドレスとスペアデコーダとの関係情報に基づいて前記複数のスペアデコーダ選択線を選択的に活性化する信号を出力する記憶回路を見備することを特徴とする。

【0042】前記第6の半導体記憶装置における記憶回路は、前記不良メモリセルのアドレスを1つまたは複数記憶する第1の記憶手段と、前記第1の記憶手段の情報と入力アドレスとを比較する比較回路と、前記比較回路と、前記比較回路と、前記とでは一多間に表づいて前記スペアデコーダと前記不良メモリセルのアドレスとの1対1の対応関係情報を記憶する第2の記憶手段の情報および置換に用いるアドレスのかなくとも最下位ビット信号に基づいて前記複数のスペアデコーダ選択線を選択的に活性化する信号を出力する第2の出力回路とを具備することを特徴とする。

【0043】前記第6の半導体記憶装置において、前記第1の記憶手段が記憶する複数の不良メモリセルのアドレスは、置換に用いるアドレスの最下位ビットのみまたは前記最下位ビットおよびその上位の1ビットからなる2ビットのみが相異なる2種類乃至4種類のアドレスとし、前記相異なる1ビットまたは2ビットのアドレスビットを前記第2の出力回路の入力に含有させることが可能である。

【0044】この場合、前記第1の記憶手段は、前記不良メモリセルの置換に用いるアドレスの最下位ビット信号、その反転信号および前記最下位ビットより上位の各ビットデータを切断/非切断状態に対応させて記憶手段は、前記複数のスペアデコーダとの対応関係を表わすエンコードデータのうちの最下位ビット以外の各ビットデータを切断/非切断状態に対応させて記憶する第2のフューズ素子を備え、前記第1の出力回路は、前記耀度に用いるアドレスの最下位ビット信号およびその反転信号

とそれに対応する前記第1の記憶手段の記憶データとを 比較する第1の比較回路と、前記アドレスの最下位ピットより上位の各ピットデータとそれに対応する前記第1 の記憶手段の記憶データとを比較する第2の比較回路 と、前記第1の比較回路の比較出力と第2の比較回路の 比較出力との論理処理を行って前記スペアデコーダ制線を活性化する信号を出力する第1のアンドゲートとを 備え、前記第2の出力回路は、前記アドレスの最下位ピットデータと前記第2の記憶手段の記憶データとが入力 し、それをデコードして前記複数のスペアデコーダ選択 線を選択的に活性化させるデコーダであることを特徴と する。

【0045】また、前記第6の半導体記憶装置におい て、前記第1の記憶手段は、前記不良メモリセルの置換 に用いるアドレスの最下位ビット信号、その反転信号お よび前記最下位ピットより上位の各ピットデータを切断 /非切断状態に対応させて記憶する複数の第1のフュー ズ素子を備え、前記第2の記憶手段は、前記複数のスペ アデコーダとの対応関係を表わすエンコードデータの各 ビットデータを切断/非切断状態に対応させて記憶する 第2のフューズ素子を備え、前記第1の出力回路は、前 記置換に用いるアドレスの最下位ビット信号およびその 反転信号とそれらに対応する前記第1の記憶手段の記憶 データとを比較する第1の比較回路と、前記アドレスの 最下位ビットより上位の各ビットデータとそれに対応す る前記第1の記憶手段の記憶データとを比較する第2の 比較回路と、前記第1の比較回路の比較出力と第2の比 較回路の比較出力との論理処理を行って前記スペアデコ ーダ制御線を活性化する信号を出力する第1のアンドゲ ートとを備え、前記第2の出力回路は、前記第2の記憶 手段に記憶されたエンコードデータまたはその最下位ビ ットデータが前記アドレスの最下位ピットデータに切り 換えられたエンコードデータが入力し、それをデコード して前記複数のスペアデコーダ選択線を選択的に活性化 させるデコーダであることを特徴とする。

【0046】また、前記第6の半導体記憶装置におい

$$P_{\lambda}(n) = \frac{\lambda^{n} \exp(-\lambda)}{n!}$$

【0051】上式(1)は、チップ上のメモリセルの欠陥の平均数が λ 個である場合に、欠陥が n 個存在する確率を示す。

【0052】欠陥1つをスペアエレメント1つで救済で

$$S_{\lambda}(R) = \sum_{n=0}^{R} P_{\lambda}(n)$$

【0054】ここで、メモリセルの平均欠陥数が20と想定して95%以上の救済率を欲するとすると、 S_{20} (28) = 0.966

【0056】となり、28個のスペアエレメントを用意 すればよいことになる。

て、前記第1の記憶手段は、前記不良メモリセルの置換 に用いるアドレスの最下位から2ピットの信号、それら の反転信号、およびそれらより上位の各ピットデータを 切断/非切断状態に対応させて記憶する複数の第1のフ ューズ素子を備え、前記第2の記憶手段は、前記複数の スペアデコーダとの対応関係を表わすエンコードデータ の各ピットデータを切断/非切断状態に対応させて記憶 する第2のフューズ素子を備え、前記第1の出力回路 は、前記置換に用いるアドレスの最下位から2ビットの 信号およびそれらの反転信号とそれらに対応する前記第 1の記憶手段の記憶データとを比較する第1の比較回路 と、前記アドレスの最下位から2ピットより上位の各ビ ットデータとそれに対応する前記第1の記憶手段の記憶 データとを比較する第2の比較回路と、前記第1の比較 回路の比較出力と第2の比較回路の比較出力との論理処 理を行って前記スペアデコーダ制御線を活性化する信号 を出力する第1のアンドゲートを備え、前記第2の出力 回路は、前記第2の記憶手段に記憶されたエンコードデ ータまたはその最下位から2ピットのデータのうちの少 なくとも1ビットが前記アドレスの対応するビットデー 夕に切り換えられたエンコードデータが入力し、それを デコードして前記複数のスペアデコーダ選択線を選択的 に活性化させるデコーダであることを特徴とする。

[0047]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0048】<第1の実施の形態>まず、第1の実施の 形態に係る冗長回路を備えたマルチパンク構成のDRA Mにおける不良メモリセルの教済について概要を説明す る。

【0049】簡単のため、DRAMチップ上のマルチバンク構成のメモリセルアレイにおけるメモリセルの火陥の分布がポワソン分布に従うと仮定する。

[0050]

【数1】

きることにすると、R個のスペアエレメントがチップ上 にあれば、次式に示す救済率を得ることができる。

[0053]

【数2】

....(2)

[0055]

【数3】

【0057】上記したような仮定に基づいて28個のフューズセットを備えるものとするが、16バンクに救済

単位が分かれている場合には用意すべきスペアエレメン トの総数は増える。つまり、

[数4] $\left\{\frac{20}{16}(8)\right\}^{16} = 0.998$, $\left\{\frac{20}{16}(4)\right\}^{16} = 0.864$ (4)

【0059】となり、各バンクに8スペアエレメントが 必要ということになる。

【0060】第1の実施の形態では、図1に示すように、メモリセルアレイの複数の単位(本例では16個のノーマルバンクBANK0~BANK15)にそれぞれ設けられた第1のスペアエレメントと、前記16個のノーマルバンクBANKの~BANK15とは別のスペアバンクBANKSPに設けられた第2のスペアエレメント(例えば4個のスペアエレメント)と、前記第2のスペアエレメントを前記16個のノーマルバンクBANK0~BANK15の内の任意のバンクに選択的に割り当てる手段とを具備する。

【0061】ここで、 $16個のパンクBANK0 \sim BANK15の$ それぞれに例えば4個のスペアエレメントを用意しておき、その他に各バンクで共用(但し、どのバンクに適用

$$|S_{\frac{20}{18}}(8) - S_{\frac{20}{16}}(4)| \cdot 16 \cdot$$

【0065】である。

【0066】また、メモリセルの不良数が5個以上8個以下のバンクが2つある確率は、

$$|S_{\frac{20}{16}}(8) - S_{\frac{20}{16}}(4)|^2 \cdot 120 \cdot |S_{\frac{20}{16}}(4)|^{14} = 0.009 \dots (6)$$

【0068】である。この確率は少ないので、各バンク 共通のスペアエレメントを4個用意しておき、メモリセ

0. 864+0. 127=0. 991

の救済率を得ることができる。

【0069】図1は、第1の実施の形態に係るマルチバンク構成のDRAMの要部の構成を概略的に示している。ここでは、不良メモリセルの救済を行う冗長回路として、不良メモリセルをロウ単位で救済するロウスペアを備え、カラム単位で救済するカラムスペアは備えない場合を例にとる。

【〇〇70】メモリセルアレイ全体は、16個に分割されたバンク(ノーマルバンク)BANKO ~BANK15と、1個のスペアバンクBANKBPを有する。各ノーマルバンクBANK 0 ~BANK15は、4個のスペアエレメント(分散スペア)を備えており、256個の通常のロウデコーダ(ノーマルロウデコーダ)NRDO~NRD255と、前記4個のスペアエレメントに対応して4個のスペアロウデコーダSRDO~SRD3とを備えており、1つのノーマルロウデコーダが4本のノーマルワード線WL、1つのスペアロウデコーダが4本のスペアワード線SWLを受け持っている。上記ロウデコーダNRDO~NRD255は、ロウアドレスRAをデコードし、ノーマルワード線WLの選択を行うものである。

【0071】前記1個のスペアバンクBANKBPには、上記 各バンクBANKO ~BANK15を越えて共通に使用し得る4個 のスペアエレメント (共用スペア) が集中配置されてお するかを記憶させる手段を持つ) 可能な例えば4個のスペアエレメントを備える構成を考える。

【0062】このように、教済単位である各バンクに備えるスペアエレメント数を減らし、別に少数のスペアエレメントを用意しておき、これを多数のバンク中のある1つ乃至少数の任意のバンクにあてがうことにより、メモリセルの欠陥が偏った場合に対処できるようにする。【0063】即ち、16バンクBANKO〜BANKI5中の15パンクはメモリセルの不良数(欠陥数)が4以内であって、残りの1個のバンクだけメモリセルの不良数を5個以上8個以下持つ確率は、

[0064]

[0058]

【数5】

 $(S_{\frac{20}{16}}(4))^{15} = 0.127$ (5)

[0067]

【数6】

.ルの不良が偏って多い1つのパンクに対応するようにしておけば、

... (7)

り、前記4個のスペアエレメントに対応して4個のスペアロウデコーダSRDO〜SRD3が設けられている。そして、選択されたスペアロウデコーダSRDO〜SRD3は、その選択状態をラッチし、次にプリチャージ命令がくるまで保持し得るように構成されている。

【0072】カラムデコーダCDは、カラムアドレスACを デコードし、ノーマルバンクBANKO〜BANKI5、スペアバ ンクBANKBPのカラム選択を行うものである。

【 O O 7 3 】図 2 は、図 1 中のノーマルバンクBANKO ~ BANK15のうちの 1 個を代表的に示している。

【0074】図2に示すバンクは、ロウ方向に配置されたワード線WLi、スペアワード線SWLi、これらと直交するカラム方向に配置されたピット線対BLi、 bBLiおよび各交差部に対応して配置(マトリクス配置)されたメモリセルMCからなるサブセルアレイ部21と、このサブセルアレイ部21の両側に配置され、選択されたロウのメモリセルMCからビット線BLiあるいはbBLiに読み出されたデータをセンスアンプにより増幅し、カラムデコーダ(図示せず)により選択されるカラムスイッチを介してデータを出力するセンスアンプ列22とを有する。

【0075】各ノーマルバンクBANKO ~BANK15は、前述

したように、256個のノーマルロウデコーダNRDO~NR D255と、4個のスペアロウデコーダSRDO~SRD3とを備え、1つのノーマルロウデコーダが4本のスペアワード線Wし、1つのスペアロウデコーダが4本のスペアワード線SWLを受け持っている。本例では、1つのパンク内に、4本×256=1024本のワード線WLと、4本×4=16本のスペアワード線SWLと、2048対のビット線対BL/bBLが存在する例を示している。

【0076】なお、上記したように1つのロウデコーダが4本のワード線WLを受け持つ形式に限らず、別の形式を採用することも可能である。また、センスアンプ列22は、隣接するバンク間で共有する形式のものであってもよく、バンク毎に独立したものであってもよい。

【0077】図1において、さらに、置換を制御するために、不良メモリセルのアドレスを記憶する不揮発性記憶回路として、セルアレイ全体での平均欠陥数(本例では20を想定している)を十分上回る28個のフューズセットFSO~FS27が設けられている。各フューズセットFSO~FS27の出力信号線として、2本の置換制御信号線RWLON1、RWLON2 および4本のスペアロウデコーダ選択線SRDact0~SRDact3 が接続されている。

【0078】上記第1の置換制御信号線RWLONIの信号は、ノーマルバンクBANKO 〜BANK15の各4個のスペアロウデコーダSRD0〜SRD3を選択制御する。第2の置換制御信号線RWLON2の信号は、スペアバンクBANKBPの4個のスペアロウデコーダSRD0〜SRD3を選択制御する。

【0079】また、前記4本のスペアロウデコーダ選択 線SRDact0 ~SRDact3 の信号は、全バンクBANK0 ~BANK 15、BANKBPの各4個のスペアロウデコーダSRDO~SRD3の どれを選択するかを指定するために使用される。

【0080】そして、各ノーマルバンクBANKO 〜BANK15の256個のノーマルロウデコーダNRDO〜NRD255は、それぞれ前記2本の置換制御信号線RWLON1、RWLON2の信号がノアゲートNOR を介して活性/非活性制御信号として供給されており、2本の置換制御信号線RWLON1、RWLON2のどちらも非活性状態("L"レベル)の時には駆動され、2本の置換制御信号線RWLON1、RWLON2のどちらかが活性状態("H"レベル)の時には駆動されなくなる。

【0081】なお、前記バンクBANKO 〜BANK15は連続して活性化され得るように構成されており、あるバンクが活性化された後、再びプリチャージされる(待機状態になる)よりも前に別のバンクがアクセスされることもあり得る。つまり、選択されたバンクのロウデコーダNRDO〜NRD255、スペアロウデコーダSRDO〜SRD3は、その選択状態をラッチし、次にプリチャージ命令がくるまで保持し得るように構成されている。

【0082】その具体例としては、各バンクBANKO ~BA NKI5に対応して16本のパンクアクティブ線BACTO ~BA CTI5(図示せず)が設けられている。これらのパンクア クティブ線BACTO ~BACTI5は、対応するバンクを選択し て活性化する期間は"H"、それ以外の期間に"L"になる。そして、選択したパンクに対応するロウデコーダ(ノーマルロウデコーダあるいはスペアロウデコーダ)の選択状態をラッチし、当該バンクに対するプリチャージ命令がくるまで選択状態を保持し得るように構成されている。即ち、選択したパンクにおけるロウデコーダNRDO〜NRD255および4個のスペアロウデコーダSRDO〜SRD3のうち、異バンク間アクセス間隔に対応したパルスが与えられるアドレス線ARの信号などにより選択したロウデコーダを、当該バンクに対するプリチャージ命令がくるまでオンしておくことが可能になっている。

【0083】図3は、図1中のフューズセットFSO ~FS 27のうちの1個を代表的に取り出して具体的な構成例を示している。

【0084】図3に示すフューズセットにおいて、16本のフューズfl~fl6の内の12本のフューズfl~fl2は、メモリセルの不良アドレスを指定する情報(どのバンクであるかも含めた情報)を記憶するものである。上記12本のフューズfl~fl2の内、8本のフューズfl~f8は、バンク内の256個のロウデコーダとの対応関係を指定し、残りの4本のフューズf9~fl2は、16個のパンクBANK0~BANK15を選択する情報を記憶する。

【0085】フューズf13 は、ノーマルバンクBANKO ~BANK15中のスペアエレメントを選択するイネーブルフューズであり、フューズf14 はスペアバンクBANKBP中のスペアエレメントを選択するイネーブルフューズであり、残りの2本のフューズf15、f16 は、ノーマルバンクBANKO ~BANK15およびスペアパンクBANKBP内の4個のスペアロウデコーダSRDO~SRD3のどれに対応させるかを指定する情報を記憶するものである。

【0086】この場合、本例のDRAMにおいてはバンクの連続アクセスがあり得るから、1個のスペアバンクBANKBPで複数のノーマルバンクBANKO〜BANK15のロウ欠陥に対応できないので、スペアバンクBANKBPは、ノーマルバンクBANKO〜BANK15のうちのどれか1個と対応づけられることになっており、上記フューズfl3、fl4 はどちらか一方のみが切断されることが許可されている。

【0087】上記各フューズfl~fl6 は、いずれもプリチャージ用PMOSトランジスタTPと選択用NMOSトランジスタTNと共に電源(Vcc)ノードと接地(Vss)ノードとの間に直列に接続される。

【0088】そして、個々のフューズの記憶情報(フューズデータ)は、PMOSトランジスタTPがオン、NMOSトランジスタTNがオフにされてプリチャージされた後、PMOSトランジスタTPがオフ、NMOSトランジスタTNがオンにされた状態で読み出される。この時、当該フューズが切断されていれば "H" レベルが出力され、当該フューズが切断されていなければ "L" レベルが出力され、当該フューズが切断されていなければ "L" レベルが出力され

【0089】前記12本のフューズfl~fl2 から読み出

された(予め記憶されている)フューズデータ(メモリセルのどのパンクであるかも含めた不良アドレス)および外部から供給される入力アドレスに対応するロウアドレスAO~A7、バンクアドレスBO~B3の各ピット信号は12個の比較回路CMPに入力し、対応するフューズデータの論理レベルとアドレスビットの論理レベルとがそれぞれ比較され、両者の一致検出が行われる。

【0090】そして、12個の比較回路CMPの各出力は第1のアンドゲートANDIに入力し、12個の比較回路CMPの全てで一致が検出された時には第1のアンドゲートANDIの出力が活性状態("H")になる。これにより、デコーダDeclが活性化され、2本のフューズf15、f16に記憶されているフューズデータC1、C2をデコードし、このデコーダDeclの出力側に接続されている4本のスペアロウデコーダ選択線SRDact0~SRDact3にデコード出力が現われ、ノーマルバンクBANK0~BANK15およびスペアバンクBANKSP内の4個のスペアロウデコーダSRD0~SRD3のうちの対応する1個のスペアロウデコーダを指定する。

【0091】また、前記第1のアンドゲートANDIの出力およびフューズfl3 に記憶されているフューズデータが第2のアンドゲートAND2に入力し、第1のアンドゲートANDIの出力およびフューズfl4 に記憶されているフューズデータが第3のアンドゲートAND3に入力する。上記第2のアンドゲートAND2の出力側には、全てのフューズセットFS0~FS27の第2のアンドゲートAND2の各出力の論理和をとる第1のオアゲートOR1を介して前記第1の置換制御線RWLONIが接続されている。また、第3のアンドゲートAND3の出力側には、全てのフューズセットFS0~FS27の第3のアンドゲートAND3の各出力の論理和をとる第2のオアゲートOR2を介して前記第2の置換制御線RWLON2が接続されている。

【0092】したがって、第1のアンドゲートAND1の出力が活性状態("H")になると、2本のフューズf13、f14のどちらが切断されているかに応じて、第2のアンドゲートAND2、第3のアンドゲートAND3の出力のどちらか一方(つまり、置換制御線RWLON1、RWLON2のどちらか一方)が"H"になる。

【0093】これにより、外部からの入力アドレスによって選択されるはずだったノーマルバンクBANKO ~BANK 15の特定のロウデコーダに対応するノアゲートNOR の出力が "L" になり、このノアゲートNOR の出力により前記特定のロウデコーダは非活性化される。

【0094】これと同時に、スペアロウデコーダ選択線 SRDact0~SRDact3 のいずれか1本および置換制御線RW LON1の信号により選択されるノーマルバンクBANKO~BANK15内の特定のスペアロウデコーダ、または、スペアロウデコーダ選択線SRDact0~SRDact3のいずれか1本および置換制御線RWLON2の信号により選択されるスペアバンクBANKSP内の特定のスペアロウデコーダが活性化され

る。

【0095】上述したように第1の実施の形態では、スペアエレメントを集中配置した1個のスペアバンクBANK SPを用意しておき、欠陥数が4を越えるような欠陥が多いノーマルバンクがせいぜい1つしかない場合には、この1個のノーマルバンクに1個のスペアバンクBANKSPを対応させることにより、総スペア数は68(=4×17バンク)個で済む。

【0096】これに対して、全スペアエレメントを各バンクに分散配置させる従来のDRAMでは、不良数が4を越えるようなバンクがせいぜい1つしかない場合でも、各バンクに8個のスペアエレメントを必要とし、総スペア数を128(=8×16バンク)個も必要とするので、本例では総スペア数が激減しており、チップの面積効率を著しく向上させることができる。

【0097】<第2の実施の形態>セルアレイの欠陥分布によっては不良数が4を越えるようなバンクが複数ある場合でも、チップの面積効率が従来のDRAMよりも向上する範囲内で複数個のスペアバンクを設けることで対応する第2の実施の形態について説明する。

【0098】図4は、第2の実施の形態に係るマルチバンク構成のDRAMの要部の構成を概略的に示している。

【0099】図4に示すDRAMは、図1を参照して前述したDRAMと比べて、次の点で構成および動作が異なり、その他は同じであるので図1中と同一符号を付している。

【0100】(1) 2個のスペアバンク(第1のスペアバンクBANKSP1 および第2のスペアバンクBANKSP2)が設けられており、各スペアバンクBANKSP1 、BANKSP2 には4個のスペアエレメント(共用スペア)を備えている。

【0101】 (2) 各フューズセットFSOa~FS27a に は、図3中に示したように第1のオアゲートORI 、第2 のオアゲートOR2 を介して第1の置換制御線RWLONI、第 2の置換制御線RWLON2が接続され、同様に、第3のオア ゲート (図示せず) を介して第3の置換制御信号線RWLO N3が接続され、さらに、4本のスペアロウデコーダ選択 線SRDact0 ~SRDact3 が接続されている。この場合、第 1の置換制御信号線RWLON1の信号は、ノーマルバンクBA NKO,~BANK15のスペアロウデコーダSRDO~SRD3を選択制 御し、第2の置換制御信号線RWLON2の信号は、第1のス ペアパンクBANKSP1 のスペアロウデコーダSRDO~SRD3を 選択制御し、第3の置換制御信号線RWLON3の信号は、第 2のスペアバンクBANKSP2 のスペアロウデコーダSRDO~ SRD3を選択制御するために使用され、4本のスペアロウ デコーダ選択線SRDactO ~SRDact3の信号は、それぞれ 対応して全バンクBANKO ~BANK15、BANKSP1 、BANKSP2 の4個のスペアロウデコーダSRDO~SRD3を指定するため に使用される。

【O102】そして、各ノーマルバンクBANKO ~BANK15のノーマルロウデコーダNRDO~NRD255は、それぞれ前記3本の置換制御信号線RWLON1, RWLON2, RWLON3の信号がノアゲートNORを介して活性/非活性制御信号として供給されており、3本の置換制御信号線RWLON1, RWLON2, RWLON3のどれも非活性状態("L"レベル)の時には駆動され、3本の置換制御信号線RWLON1, RWLON2, RWLON3のどれかが活性状態("H"レベル)の時には駆動されなくなる。

【0103】上記第2の実施の形態のDRAMによれば、基本的には第1の実施の形態のDRAMと同様の効果が得られるほか、セルアレイの欠陥分布によっては不良数が4を越えるようなバンクが複数個ある場合にも、チップの面積効率が従来のDRAMよりも向上する範囲内で教済することが可能になる。

【0104】<第3の実施の形態>第1の実施の形態においては、いずれのフューズセットFSO ~FS27も、ノーマルバンクBANKO ~BANKI5のスペアもスペアバンクBANK SPのスペアも選択できるように構成されていたが、スペアバンクBANKSPのスペアエレメントについては1対1に対応したフューズセットを用いるように変更した第3の実施の形態について説明する。

【0105】図5は、第3の実施の形態に係るマルチバンク構成のDRAMの要部の構成を概略的に示している。

【0106】図5に示すDRAMは、図1を参照して前 述したDRAMと比べて、28個のフューズセットFS0b ~FS27b 中、4個のフューズセットFS24b ~FS27b はス ペアバンクBANKSPの4個のスペアエレメントに対応する 4個のスペアロウデコーダSRD0~SRD3に1対1で対応し て指定するように割り当てられる。残りの24個のフュ ーズセットFSOb~FS23b は、ノーマルバンクBANKO ~BA NK15のスペアロウデコーダSRD0~SRD3を指定するように 割り当てられる。そして、24個のフューズセットFSOb ~FS23b には、オアゲート(図示せず)を介して置換制 御線RYLON が接続され、4個のフューズセットFS24b ~ FS27b には対応して置換制御線RWLON1~RWLON4が接続さ れている。そして、これらの5本の置換制御線RWLON、 RWLON1~RWLON4の信号はノアゲートを介してノーマルバ ンクBANKO ~BANK15のスペアロウデコーダSRDO~SRD3の 制御入力としている点が異なり、その他は同じであるの で図1中と同一符号を付している。

【0107】この場合、フューズセットFS0b~FS27b は、図4に示したフューズセットFS0~FS27と比べて、 スペアバンクBANKSP中のスペアエレメントを選択するイ ネーブルフューズf14 が不要になり、スペアバンクBANK SP用の4個のフューズセットFS24b~FS27b は4個のス ペアロウデコーダSRD0~SRD3との対応関係を指定するフ ューズf15、f16 およびそれに対応するフューズデータ C1、C2のデコーダDec1が不要になるので、総フューズ数 を減らすことが可能である。

【0108】上記第3の実施の形態のDRAMによれば、基本的には第1の実施の形態のDRAMと同様の効果が得られるほか、フューズセットFSOb~FS27b の総フューズ数を減らすことが可能になる。

【0109】<第1~第3の実施の形態バンクの変形例>図6は、図2を参照して前述したバンクの変形例の一部を詳しく示している。

【0110】このパンクは、サブセルアレイ部61とイコライズ回路・センスアンプ列62な、サブセルアレイ部61 次回路・センスアンプ列62は、サブセルアレイ部61 の両側に配置されており、イコライズ信号EQL により制御されてピット線対BLをピット線イコライズ電位VBLEQ にプリチャージ・イコライズするための複数のイコライズ回路PREQおよび選択されたロウのメモリセルMCからピット線BLあるいはbBL に読み出されたデータをセンス増幅する複数のセンスアンプSAを含む。

【0111】上記センスアンプSAは、前記カラムデコーダCDから出力するカラム選択信号により制御されるカラムスイッチ(図示せず)を介してデータ線(図示せず)との間でデータを授受する。さらに、上記イコライズ回路・センスアンプ列62を制御するために、イコライズ信号生成回路を含むセンスアンプ制御回路(図示せず)がバンクに設けられている。

【0112】上記センスアンプ制御回路は、対応するバンクを活性化するためのバンクアクティブ信号が供給された時(バンク活性化命令時)には、対応するバンクに対してピット線イコライズを解除してワード線選択を待機する状態にする。

【0113】そして、フューズセットFSO ~FS27による ノーマルロウデコーダの選択/スペアロウデコーダの選 択の判定を待った後、対応するバンクのビット線イコラ イズの解除状態を継続するように制御する。

【0114】なお、前記第1~第3の実施の形態では、不良ワード線の置換を行う場合を説明したが、不良カラム選択線(不良ビット線)の置き換えを行う場合にも、前記第1~第3の実施の形態に準じて適用することが可能である。

【0115】<第4の実施の形態>図7は、第4の実施の形態に係るマルチバンク構成のDRAMの要部の構成を概略的に示している。ここでは、不良メモリセルの教済を行う冗長回路として、不良メモリセルをロウ単位で教済するロウスペアを備え、カラム単位で教済するカラムスペアは備えない場合を例にとる。

【0116】図7に示すDRAMの特徴は、各サプアレイSUBA1-0~SUBA1-7、SUBA2-0~SUBA2-7における複数のスペアエレメントのうちの少なくとも一部を、同一パンクに属する他のサプアレイに選択的に割り当てる割り当て手段を具備する点である。

【0117】この割り当て手段を具備することにより、

あるサプアレイ内の不良ロウを同一バンク内の他のサプアレイ内のロウスペアで置換を可能としている。なお、従来のDRAMでは、あるサプアレイ内の不良ロウを同一サプアレイ内のロウスペアでしか置換することができなかった。

【0118】前記割り当て手段は、次の構成要素を有する。

【O119】即ち、8個のメモリバンクBANKO 〜BANK7を構成する2組のサブアレイ(SUBA1-0〜SUBA1-7)、(SUBA2-0〜SUBA2-7)に対応して設けられ、各組のサブアレイを対応して選択指定するための2本のノーマルロウデコーダ選択制御線NWLONu、NWLONdと、前記各組のサブアレイを対応して選択指定するための2本のスペアデコーダ選択制御線SWLONu、SWLONdを有する。さらに、不良アドレスの一致検出結果に基づいてスペアデコーダSRDO〜SRD7を選択的に駆動する際に、予め記憶されたサブアレイの各組との対応関係情報に基づいて前記2本のスペアデコーダ選択制御線SWLONu、SWLONdを選択的に指定するための信号を出力する機能を有するフューズセットFSOc〜FS27cを有する。

【0120】ここで、まず、図7に示すDRAMの概要を説明する。このDRAMは、前記割り当て手段を実現するため、次の $(1) \sim (4)$ に述べるような構成上の特徴を有する。

【0121】(1) 8個のバンクBANKO $\sim BANK7$ に対応して8本のバンクアクティブ線BACTO $\sim BACT7$ が設けられており、これらのバンクアクティブ線BACTO $\sim BACT7$ は、対応するバンクを選択して活性化する期間は "H" になり、それ以外の期間に "L" になる。

【O122】(2) 8個のバンクBANKO ~BANK7 のうちで第1組をなす8個のサプセルアレイ (SUBA1-0 ~SUBA1-7) におけるノーマルロウデコーダNRDO~NRD255には第1のノーマルロウデコーダ選択制御線NWLONuが接続され、第2組をなす残りの8個のサプセルアレイ (SUBA2-0 ~SUBA2-7) におけるノーマルロウデコーダNRDO~NRD255には第2のノーマルロウデコーダ選択制御線NWLONdが接続されている。

【0123】(3) 8個のバンクBANKO ~BANK7 のうちで第1組をなす8個のサブセルアレイ (SUBA1-0 ~SUBA1-7) におけるスペアロウデコーダSRDO~SRD7には第1のスペアロウデコーダ選択制御線SWLONuが接続され、第2組をなす残りの8個のサブセルアレイ (SUBA2-0 ~SUBA2-7) におけるスペアロウデコーダSRDO~SRD7には第2のスペアロウデコーダ選択制御線SWLONdが接続されている。

【0124】(4) 不良メモリセルのアドレスを記憶する不揮発性記憶回路として設けられている28個のフューズセットFSOc~FS27c は、後述するように、アンドゲート(図示せず)を介して前記2本のノーマルロウデコーダ選択制御線NWLONu、NWLONdに接続され、また、オア

ゲート(図示せず)を介して前記2本のスペアロウデューダ選択制御線SWLONu、SWLONdに接続されている。

【0125】(5)各サプアレイSUBA1-0~SUBA1-7、SUBA2-0~SUBA2-7に対応して設けられているセンスアンプ制御回路SACaは、対応するバンクアクティブ線BACT0~BACT7からバンクアクティブ信号が供給された時(バンク活性化命令時)には、8個のバンクBANK0~BANK7における2組のサプセルアレイ(SUBA1-0~SUBA1-7)、(SUBA2-0~SUBA2-7)に対してそれぞれビット線イコライズを解除してワード線選択を待機する状態にする。

【0126】そして、フューズセットFSOc~FS27cによるノーマルロウデコーダの選択/スペアロウデコーダの選択の判定を待った後、2組のサブセルアレイ(SUBA1-0~SUBA2-7)のうちで活性化すべき1組のサブセルアレイに対してはビット線イコライズの解除状態を継続し、非活性状態にすべき1組のサブセルアレイに対してはビット線イコライズ回路のイコライズを再開するように制御する。

【0127】ここで、上記した(1)~(5)の構成による動作を説明する。

【0128】例えばパンクBANKO の第1組に属する1個のサブセルアレイSUBA1-0 をアクセスしようとした場合には、パンクBANKO に対応する2つのサブセルアレイSUBA1-0、SUBA2-0 にそれぞれ対応するイコライズ回路がオフになる。

【0129】この場合、不良アドレスと外部アドレスとが一致しなかった場合(非置換時)には、フューズセットFSOc~FS27cの出力により前記2本のノーマルロウデコーダ選択制御線NWLONuのみが活性化され、前記パンクBANKOの第1組に属する1個のサブセルアレイSUBA1-0のみがアクセスされ、このサブセルアレイSUBA1-0のノーマルロウデコーダNRDO~NRD255のいずれかが外部アドレスに応じて選択される。そして、前記パンクBANKOの第2組に属する1個のサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するのサブセルスとのサブセルアレイSUBA2-0に対応するイコライズ回路がオンになり、このサブセルアレイSUBA2-0に対応するに対応するのサブセルアレイSUBA2-0に対応できるでは、

【0130】これに対して、前記不良アドレスと外部アドレスとが一致した場合(置換時)には、フューズセットFSOc~FS27cの出力により前配4本の選択制御線NWLONu、NWLONd、SWLONdのうちの2本のスペアロウデコーダ選択制御線SWLONu、SWLONdのうちのどちらか1本の選択制御線のみが活性化される。この場合、第1のスペアロウデコーダ選択制御線SWLONuが活性化されると、前記バンクBANKOの第1組に属する1個のサブセルアレイSUBA1-0内のスペアロウデコーダSRDO~SRD7のいずれか1つがフューズセットFSOc~FS27cの出力により選択される。そして、前記バンクBANKOの第2組に属する1個のサブセルアレイSUBA2-0に対応するイコライズ

回路がオンになり、このサブセルアレイSUBA2-0 は非活性状態にされる。

- 【0131】次に、図7に示したDRAMの構成を詳細 に説明する。

【0132】メモリセルアレイ全体は、それぞれ2個のサブセルアレイからなる8個のバンクBANKO \sim BANK7 に分割されている。つまり、8個のバンクBANKO \sim BANK7 は、第1組をなす8個のサブセルアレイ(SUBAl-O \sim SUBAl-7)および第2組をなす8個のサブセルアレイ(SUBA2-O \sim SUBA2-7)の2組に区分けされている。これらのバンクBANKO \sim BANK7 は連続して活性化され得るように構成されており、あるバンクが活性化された後、再びブリチャージされる(待機状態になる)よりも前に別のバンクがアクセスされることもあり得る。

【0133】カラムデコーダCDは、カラムアドレスACを デコードし、各サブセルアレイSUBA1-0 ~SUBA1-7、SU BA2-0 ~SUBA2-7 のカラム選択を行うものである。

【0134】各サブセルアレイSUBA1-0~SUBA1-7、SUBA2-0~SUBA2-7は、図8に示すように、サブセルアレイ871とイコライズ回路・センスアンプ列72を有する。

【0135】図8において、サブセルアレイ部71は、 ロウ方向に配置されたワード線NL、スペアワード線SNL

、これらと直交するカラム方向に配置されたビット線対BL/bBL および各交差部に対応して配置されたメモリセルMCからなる。本例では、1つのノーマルロウデコーダが4本のワード線WL、1つのスペアロウデコーダが4本のスペアワード線SWL を受け持っており、1つのサブセルアレイ部71内に、4本×256=1024本のワード線WLと、4本×8=32本のスペアワード線SWLと、2048対のビット線対BL/bBL が存在する例を示している。

【0136】また、イコライズ回路・センスアンプ列7 2は、前記サブセルアレイ部71の両側に配置されており、イコライズ信号EQL により制御されてビット線対比 /bBL をビット線イコライズ電位VBLEQ にプリチャージ・イコライズするための複数のイコライズ回路PREQおよび選択されたロウのメモリセルMCからビット線BLあるいはbBL に読み出されたデータをセンス増幅する複数のセンスアンプSAを含む。

【0137】上記センスアンプSAは、前記カラムデコーダCDから出力するカラム選択信号により制御されるカラムスイッチ(図示せず)を介してデータ線(図示せず)との間でデータを授受する。

【0138】なお、上記したように1つのロウデコーダ が4本のワード練礼を受け持つ形式に限らず、別の形式 を採用することも可能である。

【0139】さらに、各サブセルアレイSUBA1-0 ~SUBA 1-7、SUBA2-0 ~SUBA2-7 に対応して、それぞれ256 個のノーマルロウデコーダNRDO~NRD255と、8個のスペ アロウデコーダSRDO〜SRD7と、サブセルアレイ部の両例 に配置されたイコライズ回路・センスアンプ列72を制 御するためのセンスアンプ制御回路SACaが設けられている。このセンスアンプ制御回路SACaは、対応するイコライズ回路・センスアンプ列72のイコライズ回路PREQに 供給するためのイコライズ信号を生成するイコライズ信号生成回路を含む。

【0140】前記8個のバンクBANKO 〜BANK7 のうちで第1組をなす8個のサブセルアレイ (SUBAI-0 〜SUBAI-7) におけるノーマルロウデコーダNRDO〜NRD255には、それを選択制御するための第1のノーマルロウデコーダ 選択制御線NWLONu (選択時に活性状態"H" レベルになる) が接続されている。

【0141】また、第2組をなす残りの8個のサブセルアレイ(SUBA2-0~SUBA2-7)におけるノーマルロウデコーダNRD0~NRD255には、それを選択制御するための第2のノーマルロウデコーダ選択制御線NWLONd(選択時に活性状態"H"レベルになる)が接続されている。

【O142】また、前記第1組をなす8個のサブセルアレイ (SUBA1-0 ~SUBA1-7) におけるスペアロウデコーダSRDO~SRD7には、それを選択制御するための第1のスペアロウデコーダ選択制御線SWLONu (選択時に活性状態"H"レベルになる) が接続されている。

【O143】また、前記第2組をなす8個のサブセルアレイ(SUBA2-0~SUBA2-7)におけるスペアロウデコーダSRDO~SRD7には、それを選択制御するための第2のスペアロウデコーダ選択制御線SWLONd(選択時に活性状態"H"レベルになる)が接続されている。

【0144】また、全バンクBANKO 〜BANK7 の名8個のスペアロウデコーダSRDO〜SRD7には、8個のうちのどの1個を選択するかを指定するための8本のスペアロウデコーダアクティブ線SRDact0 〜SRDact7 (選択時に活性状態"H"レベルになる)が接続されている。

【0145】また、前記8個のバンクBANKO ~BANK7 に対応して8本のバンクアクティブ線BACTO ~BACT7 が設けられている。これらのバンクアクティブ線BACTO ~BACT7は、対応するバンクを選択して活性化する期間は

"H"、それ以外の期間に"L"になる。そして、選択したバンクに対応するロウデコーダ(ノーマルロウデコーダあるいはスペアロウデコーダ)の選択状態をラッチし、当該バンクに対するプリチャージ命令がくるまで選択状態を保持し得るように構成されている。

【0146】即ち、選択したバンクにおけるロウデコーダNRDO~NRD255および8個のスペアロウデコーダSRDO~SRD7のうち、異バンク間アクセス間隔に対応したパルスか与えられるアドレス線AR、第1のノーマルロウデコーダ選択制御線NVLONu、第2のノーマルロウデコーダ選択制御線NVLONd、第1のスペアロウデコーダ選択制御線SVLONd、8本のスペアロウデコーダアクティブ線SRDact0~SRDact

7 の各信号により選択したロウデコーダを、当該バンク に対するプリチャージ命令がくるまでオンしておくこと が可能になっている。

【0147】図9は、図7中のフューズセットFSOc~FS 27c のうちの1個を代表的に取り出して具体的な構成例を示している。

【0148】このフューズセットは、次の点に特徴を有 する。

【0149】(1) 1本のフューズf17 が付加されており、これは、その導通/切断状態に応じて、前記8個のバンクBANKO ~BANK7 を構成する2組のサブアレイのうちのどちらの組のサブアレイのスペアエレメントを選択するかを指定するために使用される。

【0150】(2)前記12個の比較回路CMPの出力およびフューズf13の出力が入力する多入力のアンドゲートANDの出力と前記フューズf17の出力は二入力の第1のアンドゲートANDIに入力して論理積がとられる。そして、全てのフューズセットFSOc~FS27cの第1のアンドゲートANDIの各論理積出力は、第1のオアゲートOR1を介して第1のスペアロウデコーダ選択制御線SWLONuに出力する。また、前記フューズf17の出力がインバータIVIにより反転された信号と前記アンドゲートANDの出力は二入力の第2のアンドゲートAND2に入力して論理積がとられる。そして、全てのフューズセットFSOc~FS27cの第2のアンドゲートAND2の各論理積出力は、第2のオアゲートOR2を介して第2のスペアロウデコーダ選択制御線SWLONdに出力する。

【0151】(3)前記12個の比較回路CMP の出力お よびフューズf13 の出力が入力するナンドゲートNANDの 出力と、前記8個のバンクBANKO ~BANK7 を構成する2 組のサプアレイのうちのどちらの組のサプアレイを選択 するかを指定するためのアドレスピットA8の信号とは、 二入力の第3のアンドゲートAND3に入力して論理積がと られる。そして、全てのフューズセットFSOc~FS27c の 第3のアンドゲートAND3の各論理積出力は、第5のアン ドゲートAND5を介して第1のノーマルロウデコーダ選択 制御線NWLONuに出力する。また、前記アドレスビットA8 がインバータiV2 により反転された信号と前記ナンドゲ ートNANDの出力とは、二入力の第4のアンドゲートAND4 に入力して論理積がとられる。そして、全てのフューズ セットFSOc~FS27c の第4のアンドゲートAND4の各論理 積出力は、第6のアンドゲートAND6を介して第2のノー マルロウデコーダ選択制御線NWLONdに出力する。

【0152】即ち、図9に示すフューズセットにおいて、16本のフューズfl~f16 の内の12本のフューズfl~f18 は、メモリセルの不良アドレスを指定する情報 (どのバンクであるかも含めた情報) を記憶するものであり、1本のフューズfl3 は当該フューズセットを使うか否かを表わすフラグ情報を記憶するものであり、3本のフューズfl4~fl6 はバンク内の8個のスペアロウデ

コーダSRDO〜SRD7のどれに対応させるかを指定する情報を記憶するものである。

【0153】前記不良アドレス指定情報記憶用の12本のフューズfl~f12の内、8本のフューズfl~f8はバンク内の256個のノーマルロウデコーダNRD0~NRD255との対応関係を指定し、残りの4本のフューズf9~f12は16個のサブアレイSUBA1-0~SUBA1-7、SUBA2-0~SUBA2-7を選択するための情報を記憶する。

【0154】上記各フューズfl~fl6 は、いずれもブリチャージ用PMOSトランジスタTPと選択用NMOSトランジスタTNと共に電源 (Vcc) ノードと接地 (Vss)ノードとの間に直列に接続される。

【0155】そして、個々のフューズの記憶情報(フューズデータ)は、PMOSトランジスタTPがオン、NMOSトランジスタTPがオフにされてプリチャージされた後、PMOSトランジスタTPがオフ、NMOSトランジスタTNがオンにされた状態で読み出される。この時、当該フューズが切断されていれば"H"レベルが出力され、当該フューズが切断されていなければ"L"レベルが出力される。

【0156】前記12本のフューズfl~fl2 から読み出されたフューズデータおよびアドレス入力に対応するロウアドレスA0~A7、バンクアドレスB0~B2、ロウアドレスA8の各ピット信号はそれぞれ比較回路CMP に入力している。この比較回路CMP は、パルス信号により比較動作が制御され、フューズデータとアドレス入力とを比較して両者の一致検出を行う。

【0157】前記ロウアドレスA8は、バンクBANKO 〜BANK7 を構成する2組のサプアレイ(図7中、上側の組のサプアレイSUBA1-0 〜SUBA1-7 および下側の組のサプアレイSUBA2-0 〜SUBA2-7) を区別するために使用される。

【0158】そして、前記ロウアドレスA0〜A7、バンクアドレスB0〜B2、ロウアドレスA8に対応する12個の比較回路CMPの各検出出力と前記イネーブル情報記憶用フューズf13の出力はアンドゲートANDに入力して論理樹がとられる。

【0159】デコーダDEC は、上記アンドゲートAND の出力と同相の制御信号SWLON'がデコーダDEC に活性/非活性制御信号として入力され、フューズfl4 ~fl6 の出力データをデコードし、8本のスペアロウデコーダアクティブ線SRDact0 ~SRDact7に出力するものである。

【0160】また、前記ロウアドレスA0〜A7、バンクアドレスB0〜B2、ロウアドレスA8に対応する12個の比較回路CMP の各検出出力と前記イネーブル情報記憶用フューズf13の出力はナンドゲートNANDに入力して論理和がとられる。

【0161】次に、図9に示したフューズセットにおいて、フューズf13 のデータが "H" 状態である場合の動作を、図10(a)、(b)を参照しながら説明する。

【0162】アドレス入力A0~A8、B0~B2とフューズfl~fl2 のデータが一致した(リダンダンシーヒット)時には、アンドゲートAND の出力が一定期間 "H" (その他の期間は"L")になる。

【0163】そして、フューズf17 の導通/切断状態に応じて、第1のスペアロウデコーダ選択制御線SWLONuあるいは第2のスペアロウデコーダ選択制御線SWLONdが一定期間 "H" (その他の期間は "L")になり、2組のサブアレイ(SUBA1-0~SUBA1-7)、(SUBA2-0~SUBA2-7)のうちの選択された1組のサブアレイのスペアロウデコーダSRD0~SRD7の活性化が可能になる。

【0164】この時、制御信号SWLON'によりデコーダDE C が活性化され、フューズf14~f16 のフューズデータに応じて8本のスペアロウデコーダアクティブ線SRDact 0~SRDact7 の内の1本SRDacti を "H"とし、選択サブアレイ内の8個のスペアロウデコーダSRD0~SRD7の内の1つを選択する。

【0165】また、前記リダンダンシーヒット時には、ナンドゲートNANDの出力が一定期間 "L" (前記アンドゲートAND の出力の論理レベルとは逆)になる(その他の期間は "L")。この時、ロウアドレスA8の論理レベルに関係なく、第1のノーマルロウデコーダ選択制御線NVLONuおよび第2のノーマルロウデコーダ選択制御線NVLONdは "L" であり、選択サブアレイのノーマルロウデコーダNRDO~NRD255は非活性状態になる。

【0166】一方、前記アドレス入力とフューズデータが一致しなかった(リダンダンシーミスト)時には、ナンドゲートNANDの出力がある期間 "H" (その他の期間は "L")になる。

【0167】そして、ロウアドレスA8の論理レベルに応じて、第1のノーマルロウデコーダ選択制御線NWLONuあるいは第2のノーマルロウデコーダ選択制御線NWLONdが一定期間"H"(その他の期間は"L")になり、2組のサブアレイ(SUBA1-0~SUBA1-7)、(SUBA2-0~SUBA2-7)のうちの選択された1組のサブアレイのノーマルロウデコーダNRDO~NRD255がアドレスA0~A7、B0~B2に応じて活性化する。

【0168】また、前記リダンダンシーミスト時には、アンドゲートAND の出力は "L" のままである。この時、フューズf17 の導通/切断状態に関係なく、第1のスペアロウデコーダ選択制御線SWLONdは "L" であり、選択サブアレイのスペアロウデコーダSRD0~SRD7は非活性状態になる。また、この時、制御信号SWLON'によりデコーダDEC が非活性化され、8本のスペアロウデコーダアクティブ線(スペアデコーダ選択線)SRDact0 ~SRDact7は全て "L"レベルになる。

【0169】即ち、各フューズセットFSOc~FS27c は、 次の構成要素を有する。

【0170】まず、不良メモリセルのアドレスを記憶す

る第1の記憶手段(フューズf1~f12)と、前記8個のメモリバンクBANKO ~BANK7 を構成する2組のサブアレイ(SUBA1-0~SUBA1-7)、(SUBA2-0~SUBA2-7)との対応関係情報を記憶する第2の記憶手段(フューズf17)と、8個のスペアロウデコーダSRDO~SRD7との対応関係情報を記憶する第3の記憶手段(フューズf14~f16)を有する。

【0171】さらに、前記第1の記憶手段の記憶情報と入力アドレスAO〜A8とを比較する比較回路CMPと、この比較回路の比較出力および前記第2の記憶手段の記憶情報に基づいて前記2本のスペアロウデコーダ制御線SWLONu、SWLONdのいずれかを活性化するための信号を出力する第1の出力回路(AND、AND1、AND2)を有する。

【0172】さらに、前記2本のスペアデコーダ制御線SWLONu、SWLONdのいずれかを活性化する際には前記第3の記憶手段の記憶情報に基づいて前記8本のスペアロウデコーダ選択線SRDact0~SRDact7を選択的に活性化するための信号を出力する第2の出力回路(DEC)と、前記比較回路の比較出力および入力アドレスA8に基づいて前記2本のノーマルロウデコーダ制御線NWLONu、NWLONdのいずれかを活性化するための信号を出力する第3の出力回路(NAND、AND3、AND4)を有する。

【0173】図11(a)は、図7中の各サブアレイSUBAL-0~SUBAL-7、SUBA2-0~SUBA2-7に対応してそれぞれ設けられたセンスアンプ制御回路SACaのうち、例えば第1組のサブアレイ(SUBA1-0~SUBA1-7)に属する1個のサブアレイSUBAL-iに対応して設けられたセンスアンプ制御回路SACaを代表的に取り出し、それに含まれるイコライズ信号生成回路EQLGENの一例を示している。

【O174】図11(b)中には、バンクアクティブ信号BACTi、BACTi、BACTi、BACTi、W始されている期間の途中で次のBACTiの供給が開始している様子を示している。

【0175】図11(a)のイコライズ信号生成回路EQ LGENは、入力するバンクアクティブ信号(本例ではBACT i)と逆相のイコライズ信号(EQLi)を生成するもので あり、次の構成要素を有する。

【O176】まず、対応するバンクアクティブ線BACTO ~BACT7 から供給されるバンクアクティブ信号BACTi が入力し、これを一定時間tdだけ遅延させるとともに反転させて出力する遅延ゲート41と、この遅延ゲート41の出力および前記バンクアクティブ信号BACTi が入力する二人力のアンドゲート42を有する。

【O177】さらに、このアンドゲート42の出力信号AAiがゲートに入力する第1のNMOSトランジスタ43と、前記パンクアクティブ信号BACTiがゲートに入力し、電源電位(VCC)ノードと前記第1のNMOSトランジスタ43のドレインとの間に接続された第1のPMOSトランジスタ44と、前記第2組のサブアレイ(SUBA2・0~SUBA2・7)に対応する第2のノーマルロウデューダ

選択制御線NWLONdから供給される第2のノーマルロウデコーダ選択制御信号がゲートに入力し、前記第1のNMOSトランジスタ43のソースと接地電位(VSS)ノードとの間に接続された第2のNMOSトランジスタ45と、前記第2組のサブアレイ(SUBA2-0~SUBA2-7)に対応する第2のスペアロウデコーダ選択制御線SWLONdから供給される第2のスペアロウデコーダ選択制御信号がゲートに入力し、前記第1のNMOSトランジスタ43のソースと接地電位(VSS)ノードとの間に接続された第3のNMOSトランジスタ46を有する。

【0178】さらに、前記第1のPMOSトランジスタ44および第1のNMOSトランジスタ43のドレイン相互接続ノードに入出力ノードが接続されたラッチ回路47と、このラッチ回路47の出力および前記パンクアクティブ信号BACTiが入力し、前記イコライズ信号EQLiを出力する二入力のナンドゲート48を有する。

【0179】なお、前記遅延ゲート41およびアンドゲート42は、バンクアクティブ信号BACTi の前縁から前記遅延時間tdのパルス幅を有する信号AAi を生成する役割を有する。

【018.0】次に、図11 (a) のイコライズ信号生成回路EQLGENの動作を、図11 (b) を参照しながら説明する。

【0181】例えばバンクBANKi の2組のサブアレイSUBA1-i 、SUBA2-i のうちの一方のサブアレイSUBA1-i に対応するバンクアクティブ線BACTi から供給されるバンクアクティブ信号BACTi が "L" から "H" (活性状態)に立ち上がると、これに伴い、ナンドゲート48の出力であるイコライズ信号EQLiは "H" から "L" (活性状態)になる。また、前記バンクアクティブ信号BACTi の立ち上がりに伴い、アンドゲート42の出力信号AAi が "H" になり、第1のNMOSトランジスタ43はオン状態になる。

【0182】また、前記パンクアクティブ信号BACTiの立ち上がりからある遅延時間後(フューズセットFSOc~FS27cによるノーマルロウデコーダの選択/スペアロウデコーダの選択の判定が行われた後)に、前記4本のロウデコーダ選択制御線NWLONu、NWLONd、SWLONu、SWLONdのうちの1本に"H"が出力される。

【0183】この場合、例えば第2組のサブアレイ(SUBA2-0~SUBA2-7)に属するサブアレイSUBA2-iが活性化されるものとすれば、第2組のサブアレイ(SUBA2-0~SUBA2-7)に対応するロウデコーダ選択制御線NYLONdあるいはSVLONdに"H"が出力される。

【0184】これにより、前記第2のNMOSトランジスタ45あるいは第3のNMOSトランジスタ46がオンになり、第1のPMOSトランジスタ44および第1のNMOSトランジスタ43のドレイン相互接続ノードは"L"になり、このレベルがラッチ回路47によりラッチされる。

【0185】これに伴い、ナンドゲート48の出力であるイコライズ信号EQLiは"L"から"H"(非活性状態)になり、第1組のサブアレイ(SUBA1-0~SUBA1-7)に属するサブアレイSUBA1-i が非活性状態になる。

【 O 1 8 6 】 そして、前記パンクアクティブ信号BACTiが "H"から"L" (非活性状態)に戻ると、第 1 の P M O S トランジスタ44がオンになり、第 1 の P M O S トランジスタ44および第 1 の N M O S トランジスタ43のドレイン相互接続ノードは "H" (VCC)になり、このレベルがラッチ回路47によりラッチされる。

【0187】なお、前記パンクアクティブ信号BACTiが"H"(活性状態)の時に、別のパンクアクティブ線BACTO~BACT7から供給されるパンクアクティブ信号BACTjにより別のパンクのサブアレイが連続的に選択される場合には、図11(b)中に点線で示すように、再び前記4本のロウデコーダ選択制御線NWLONu、NWLONd、SWLONu、SWLONdのうちの1本に"H"が出力される。

【0188】なお、第2組のサブアレイ(SUBA2-0~SUBA2-7)に属するサブアレイSUBA2-i に対応して設けられるセンスアンプ制御回路SACaのイコライズ信号生成回路は、図11(a)に示したイコライズ信号生成回路と比べて、第2のNMOSトランジスタ45および第3のNMOSトランジスタ46に、第1組のサブアレイ(SUBA10~SUBA1-7)に対応するロウデコーダ選択制御線NWLONuおよびSWLONuから出力される信号が入力される点が異なる。

【0189】上記サプアレイSUBA2-i に対応するイコライズ信号生成回路は、ロウデコーダ選択制御線NWLONuおよびSWLONuの "L" レベルがそれぞれ入力した状態では、第2のNMOSトランジスタ45および第3のNMOSトランジスタ46は、それぞれオフ状態のままである。【0190】したがって、第1のPMOSトランジスタ44および第1のNMOSトランジスタ43のドレイン相互接続ノードは "H" のままであり、ナンドゲート42の出力であるイコライズ信号EQLiは "L" (活性状態)のままである。

【0191】即ち、イコライズ信号生成回路EQLGENは、対応するバンクアクティブ線BACT0~BACT7 からバンクアクティブ信号BACTi が供給された時(バンク活性化命令時)には、デコーダの確定前に、同一バンクに属する2個のサブセルアレイに対してそれぞれピット線イコライズを解除してワード線選択を待機する状態になる。

【0192】そして、フューズセットFSOc~FS27cによるノーマルロウデコーダの選択/スペアロウデコーダの選択の判定を待った後、前記同一パンクに属する2個のサブセルアレイのうちで活性化すべき1個のサブセルアレイに対してはピット線イコライズの解除状態を継続し、非活性状態にすべき1組のサブセルアレイに対してはピット線イコライズのイコライズを再開するように制御する。

【0193】上述したように第4の実施の形態では、各 パンクのサブアレイ毎に持たせた8個のスペアエレメン トを同一パンク内で共用できるようにしたので、実質的 に各パンク毎に16個のスペアエレメントを用意したこ とになる。

【0194】したがって、セルアレイ全体で欠陥が偏った場合に十分に対処できるようになり、救済率(良品率)と救済自由度を増加させることができる。換目すれば、救済率と救済自由度を維持しながら、総スペアエレメント数を減少させてチップ上の冗長回路の面積効率を上げることができる。

【0195】<第5の実施の形態>前記第4の実施の形態においては、隣接バンク間でセンスアンプSAを共有しない場合を示したが、隣接バンクを同時に活性化しないという条件下で隣接バンク間でセンスアンプSAの共有を可能とした第5の実施の形態について説明する。

【0196】図12は、第5の実施の形態に係るマルチバンク構成のDRAMにおける一部のパンクの構成を概略的に示している。

【0197】図12において、パンクBANK1のサブアレイSUBAI-1は、隣接バンク間でセンスアンプSAを共有する点に特徴を有する。

【0198】即ち、バンクBANK1 のサブアレイSUBA1-Iの一端側のイコライズ回路・センスアンプ列におけるイコライズ回路と、これに隣接するバンクBANK0 のサブアレイSUBA1-0 の一端側のイコライズ回路・センスアンプ列におけるイコライズ回路とは、バンクBANK0、BANK1間に配置されているセンスアンプSAにそれぞれNMOSトランジスタからなるアレイ選択スイッチSWを介して共通に接続されている。

【0199】同様に、バンクBANK1のサブアレイSUBA1-1の他端側のイコライズ回路・センスアンプ列におけるイコライズ回路と、これに隣接するバンクBANK2のサブアレイSUBA1-2の一端側のイコライズ回路・センスアンプ列におけるイコライズ回路とは、バンクBANK1、BANK2間に配置されているセンスアンプSAにそれぞれNMOSトランジスタからなるアレイ選択スイッチSWを介して共通に接続されている。ここで、バンクBANK0のサブアレイSUBA1-0のイコライズ回路PREQを制御するイコライズ信号をEQL1、バンクBANK2のサブアレイSUBA1-1のイコライズ回路PREQを制御するイコライズ回路PREQを制御するイコライズ回路PREQを制御するイコライズ回路PREQを制御するイコライズ回路PREQを制御するイコライズ回路PREQを制御するイコライズ回路PREQを制御するイコライズ回路PREQを制御するイコライズ同路PREQを制御するイコライズ同路PREQを制御するイコライズ同路PREQを制御するイコライズ回路PREQを制御するイコライズ間景質位をVBLEQで示している。

【0200】また、バンクBANK1 のバンクBANK0 側のアレイ選択スイッチSWの制御信号をゆ0、バンクBANK1 のバンクBANK2 側のアレイ選択スイッチSWの制御信号をゆ2、隣接するバンクBANKO およびバンクBANK2 のそれぞれバンクBANK1 側のアレイ選択スイッチSWの制御信号をゆ1で示している。

【0201】通常、ピット線のプリチャージ時には、イコライズ信号をEQL0〜EQL2、アレイ選択スイッチ制御信号 $\phi0$ $\sim \phi2$ をそれぞれ "H" にする。

【0202】そして、バンクBANKI のサブアレイSUBAl-1 の活性化時には、このサブアレイSUBAl-1 のイコライズ回路PREQを制御するイコライズ信号EQL1、隣接するバンクBANKO のサブアレイSUBAl-0 のアレイ選択スイッチSWおよび隣接するバンクBANK2 のサブアレイSUBAl-2 のアレイ選択スイッチSWの制御信号のしをそれぞれ "L"にする。

【0203】そこで、上記イコライズ信号EQLIおよびアレイ選択スイッチ制御信号の1を図8中のイコライズ信号EQL と等価なものとみなせば、第4の実施の形態で説明したような隣接バンク間でセンスアンプSAを共有しない場合の動作に準じた動作が可能になる。

【0204】上記第5の実施の形態のDRAMによれば、基本的には第4の実施の形態のDRAMと同様の効果が得られるほか、隣接バンクを同時に活性化しないという条件下で隣接バンク間でセンスアンプSAを共有することが可能となる。

【0205】<第6の実施の形態>前記第4および第5の実施の形態においては、同一バンクに属する複数のサブアレイのうちで、活性化されるサブアレイと活性化されないサブアレイとが1:1であった場合を示したが、第6の実施の形態では、活性化されるサブアレイと活性化されないサブアレイとが1:n(2以上)である場合を説明する。

【0206】即ち、活性化されるサブアレイと活性化されないサブアレイとが1:n(2以上)である場合、つまり、複数のバンクが(1+n)組のサブアレイに区分けされる場合にも、前記実施の形態に準じて各組のサブアレイに対応して置換制御線を区分けして設けておき、この区分けした各置換制御線にフューズセットFSOc~FS 27c から選択的に置換制御信号を出力するように構成することにより、あるサブアレイの不良ロウを同一バンクに属する他のサブアレイのスペアエレメントにより置換制御するように構成することが可能である。

【0207】<第7の実施の形態>前記第4~第6の実施の形態においては、いずれのフューズセットFSOc~FS 27c も、各サブアレイSUBA1-0~SUBA1-7、SUBA2-0~SUBA2-7内の全てのスペアデコーダを選択できるように構成されていたが、一部のスペアエレメントについては1対1に対応したフューズセットを用いる(部のフューズセットについては、対応するスペアデコーダを1つのみ持つ)ように変更した第7の実施の形態について説明する。

【0208】この場合、フューズセットは、不良メモリセルのアドレスを記憶する第1の記憶手段と、第1の記憶手段の記憶情報と入力アドレスとを比較する比較回路と、この比較回路の比較出力に基づいて前記複数のスペ

アデコーダ制御線のいずれかを活性化する信号を出力する回路と、複数のスペアデコーダ制御線のいずれかを活性化する際には対応するスペアデコーダを活性化する信号を出力する回路とを具備すればよい。

【0209】換官すれば、上記したようにスペアデコーダに1:1で対応するフューズセットは、図9に示したフューズセットFSOc~FS27c と比べて、スペアデコーダ制御線を選択するためのフューズf14 ~f16 およびそれに対応するデコーダDEC が不要になるので、総フューズ数を減らすことが可能である。

【0210】上記第7の実施の形態のRAMによれば、 基本的には第4の実施の形態のRAMと同様の効果が得 られるほか、フューズセットの総フューズ数を減らすこ とが可能になる。

【0211】なお、前記第4~第7の実施の形態においては、各サブアレイのスペアエレメント数が等しい場合を示したが、セルアレイ全体実際の不良分布の想定に基づいて各サブアレイのスペアエレメント数が必ずしも等しくない(少なくとも一部のサブアレイのスペアエレメント数とは異なる)場合でも、サブアレイ内の最大スペアエレメント数をカバーする数のスペアロウデコーダアクティブ線SRDactを設けておき、このスペアロウデコーダアクティブ線にフューズセットから選択的にスペアロウデコーダ選択信号を出力するように実施することにより、本発明は適用可能である。

【0212】<第8の実施の形態>前記各実施の形態では、1つのスペアエレメントにより置換を行う場合に1個のフューズセットを用いる例を示したが、第8の実施の形態では、欠陥の幅が大きい場合に複数のスペアエレメント(置換単位)および1個のフューズセットを用いる例を説明する。

【0213】図13は、第8の実施の形態に係るマルチバンク構成のDRAMの要部の構成を概略的に示している。ここでは、不良メモリセルをロウ単位で救済するロウスペアを備え、カラム単位で救済するカラムスペアは備えない場合を例にとる。そして、例えば置換に用いるアドレスの最下位ビットAOのみが異なる隣り合う2つのロウデコーダが共に不良である場合、あるいは、最下位ビットAOのみが異なる2つのロウデコーダにまたがって不良となった場合に、1個のフューズセットのみを用いて2つのスペアロウデコーダを指定する例を示している。

【0214】メモリセルアレイ全体は、16個のパンクBANKO~BANK15に分割されている。これらのパンクBANK0~BANK15は連続して活性化され得るように構成されており、あるパンクが活性化された後、再びプリチャージされる(待機状態になる)よりも前に別のバンクがアクセスされることもあり得る。

【0215】カラムデコーダCDは、カラムアドレスACを

デコードし、各バンクBANKO 〜BANK15のカラム選択を行 うものである。

【0216】各バンクBANKO ~BANK15は、図8に示した 第4の実施の形態に係るバンクと同様に構成されてお り、サブセルアレイ部71とイコライズ回路・センスア ンプ列72を有する。

【0217】即ち、各バンクBANKO 〜BANK15に対応して、それぞれ256個のノーマルロウデコーダNRDO〜NR D255と、8個のスペアロウデコーダSRDO〜SRD7と、前記サブセルアレイ部71の両側に配置されたイコライズ回路・センスアンプ列72を制御するためのセンスアンプ制御回路SAC が設けられている。

【0218】図13に示すように、ノーマルロウデコー ダNRDO~NRD255には、それを選択制御するためのノーマ ルロウデコーダ選択制御線NWLON (選択時に活性状態

"H" レベルになる)が接続されている。また、スペアロウデコーダSRD0〜SRD7には、それを選択制御するためのスペアロウデコーダ選択制御線SWLON (選択時に活性状態 "H" レベルになる)が接続されている。さらに、8個のスペアロウデコーダSRD0〜SRD7のうちのどの1個を選択するかを指定するための8本のスペアロウデコーダアクティブ線SRDact0〜SRDact7 (選択時に活性状態 "H" レベルになる)が接続されている。

【0219】また、各バンクBANKO 〜BANK15に対応して 16本のバンクアクティブ線BACTO〜BACT15が設けられ ている。これらのバンクアクティブ線BACTO 〜BACT15 は、対応するバンクを選択して活性化する期間は

"H"、それ以外の期間に"L"になる。そして、選択したバンクに対応するロウデコーダ(ノーマルロウデコーダあるいはスペアロウデコーダ)の選択状態をラッチし、当該バンクに対するプリチャージ命令がくるまで選択状態を保持し得るように構成されている。

【0220】即ち、選択したパンクにおけるロウデコーダNRD0~NRD255および8個のスペアロウデコーダSRD0~SRD7のうち、異バンク間アクセス間隔に対応したパルスが与えられるアドレス線AR、ノーマルロウデコーダ選択制御線NWLON、スペアロウデコーダ選択制御線SWLON、8本のスペアロウデコーダアクティブ線SRDact0~SRDact7の各信号により選択したロウデコーダを、当該バンクに対するプリチャージ命令がくるまでオンしておくことが可能になっている。

【0221】図14は、図13中の各フューズセットFS 0d~FS27d のうちの1個を代表的に取り出して具体的な構成例を示すとともに、その一部を取り出して具体的な構成例および動作例を示している。

【0222】図14に示すフューズセットにおいて、16本のフューズf0~f15の内の13本のフューズf0~f1 2は、メモリセルの不良アドレスを指定する情報 (どのパンクであるかも含めた情報)を記憶するものであり、1本のフューズf13は当該フューズセットを使うか否か を表わすフラグ情報を記憶するものであり、2本のフューズf14、f15 は8個のスペアロウデコーダSRDO〜SRD7のどれに対応させるかを指定する情報(エンコードデータ)の一部を記憶するものである。

【0223】前記不良アドレス指定情報記憶用の13本のフューズf0~f12の内、9本のフューズf0~f8はパンク内の256個のノーマルロウデコーダNRD0~NRD255との対応関係を指定し、残りの4本のフューズf9~f12は16個のパンクBANKO~BANK15を選択するための情報を記憶する。

【0224】上記各フューズf0~f15 は、いずれもプリチャージ用PMOSトランジスタTPと選択用NMOSトランジスタTPと選択用NMOSトランジスタTNと共にVccノードとVssノードとの間に直列に接続される。個々のフューズの記憶情報(フューズデータ)は、PMOSトランジスタTPがオン、NMOSトランジスタTPがオフ、NMOSトランジスタTPがオフ、NMOSトランジスタTPがオフ、NMOSトランジスタTNがオンにされた状態で読み出される。この時、当該フューズが切断されていれば"H"レベルが出力され、当該フューズが切断されていなければ"L"レベルが出力される。

【0225】前記13本のフューズf0~f12 のうち、2本のフューズf0、f1は、置換に用いるロウアドレスの最下位ピットの相補的な信号AO、/AO に対応して用意されている。上記フューズf0、f1から読み出されたフューズデータF0、F1および前記ロウアドレスの相補的なピット信号AO、/AO は、一致検出回路(第1の比較回路CMP-AO)に入力している。

【0226】この第1の比較回路CMP-A0は、上記F0およびA0が入力する第1のオアゲート141と、前記F1および/A0が入力する第2のオアゲート142と、これらのオアゲート141、142の各出力が入力するアンドゲート143からなり、パルス信号により比較動作が制御される。

【0227】この第1の比較回路CMP-A0の動作は、フューズf0が切断された状態 (F0="H") の場合には、第1のオアゲート141 の出力が"H" であり、/A0 ="H" の時に第2のオアゲート142 の出力が"H" になり、アンドゲート143 の出力が"H" になる。

【0228】これに対して、フューズflが切断された状態(Fl="H") の場合には、第2のオアゲート142の出力が"H"であり、A0="H"の時に第1のオアゲート141の出力が"H"になり、アンドゲート143の出力が"H"(一致検出出力)になる。

【0229】つまり、2本のフューズf0、flの両方を切断しておけば、アドレスピット信号A0の論理レベルに拘わらず、第1の比較回路CMP-A0から"H"出力(一致検出出力)が得られることとなる。

【0230】また、2本のフューズf0、f1の両方とも切断しない場合には、第1のオアゲート141、第2のオアゲート142の各出力は"L"になるので、アンドゲート14

3 の出力は"L" (非活性状態)になり、対応するフューズセットを使用しないことになる。

【0231】前記13本のフューズf0~f12のうち、「1~f12から読み出されたフューズデータおよびアドレス入力に対応するロウアドレスの各ピット信号A1~A7、バンクアドレスの各ピット信号B0~B3はそれぞれ対応して比較回路CMPに入力している。これらの比較回路CMPは、パルス信号により比較動作が制御され、フューズデータとアドレス入力とを比較して両者の一致検出を行う。

【0232】前記第1の比較回路CMP-AOおよび他の比較回路CMP の各検出出力と前記イネーブル情報記憶用フューズf)3の出力とは、ナンドゲートNANDに入力して論理積がとられるとともに、アンドゲートAND に入力して論理積がとられる。そして、全てのフューズセットFSOd~FS27d のナンドゲートNANDの各出力はアンドゲートAND 0を介してノーマルロウデコーダ選択制御線NWI.ON に接続され、また、全てのフューズセットFSOd~FS27d のアンドゲートAND の各出力はオアゲートOR10を介してスペアロウデコーダ選択制御線SWLON に接続されている。

【0233】前記スペアロウデコーダ選択用の2本のフューズf14、f15 から読み出されたフューズデータC1、C2は、アドレスピット信号A0とともにスペアロウデコーダ選択用のデコーダDEC に入力している。

【0234】上記デコーダDEC は、前記アンドゲートAND の出力(スペアロウデコーダ選択制御信号)SWLON と同相の制御信号SWLON・が活性/非活性制御信号として入力し、フューズfl4、fl5のデータCI、C2およびアドレスピット信号AOをデコードし、8本のスペアロウデコーダアクティブ線SRDact0~SRDact7の内の1つSRDactiを選択するものである。その具体例は、3つの入力の

"H"、"L"の8つの組み合わせのうちの1つと制御信号SWLON'とがそれぞれ対応して入力する8個のアンドゲートからなる。

【0235】次に、図14に示したフューズセットにおける動作を説明する。

【0236】アドレス入力とフューズデータが一致した(リダンダンシーヒット)時には、スペアロウデコーダ選択制御線SWLON のスペアロウデコーダ選択制御信号が一定期間 "H" (その他の期間は "L")になる。このスペアロウデコーダ選択制御線SWLON の信号は、前述したようにスペアロウデコーダSRDO~SRD7の活性/非活性の制御を行う。

【0237】この時、制御信号SWLON'によりデコーダDECが活性化され、フューズfl4、fl5の読み出しデータCl、C2およびアドレスピット信号AOに応じて8本のスペアロウデコーダアクティブ線SRDact0~SRDact7の内の1つSRDactiを"H"とし、サブアレイ内の8個のスペアロウデコーダSRD0~SRD7の内の1つを選択する。

【0238】また、前記リダンダンシーヒット時には、

ノーマルロウデコーダ選択制御線NWLON は、ナンドゲートNANDの出力(ノーマルロウデコーダ選択制御信号)がアンドゲートANDIO を経て出力し、一定期間 "L" になる(その他の期間は "L")。このノーマルロウデコーダ選択制御線NWLON の信号は、前述したようにノーマルロウデコーダNRDO~NRD255の活性/非活性の制御を行う。

【0239】一方、前記アドレス入力とフューズデータが一致しなかった(リダンダンシーミスト)時には、ノーマルロウデコーダ選択制御線NWLON は、前記ナンドゲートNANDの出力がアンドゲートANDIO を経て出力し、ある期間 "H" (その他の期間は "L")になる。

【0240】これに対して、アンドゲートAND の出力であるスペアロウデコーダ選択制御線SWLON のスペアロウデコーダ選択制御信号は "L" のままである。この時、制御信号SWLON によりデコーダDEC が非活性化され、8本のスペアロウデコーダアクティブ線SRDact0~SRDact 7は全て "L" レベルになる。

【0241】図15は、図14のフューズセットを用いて図13中の1つのバンク内における置換を行う不良例 A、Bを示している。

【0242】不良例B は、アドレスビット信号A0のみが 異なる隣り合う2つのロウデコーダが共に不良である場合、あるいは、アドレスピット信号A0のみが異なる2つ のロウデコーダにまたがって不良となった場合に、1個 のフューズセットのみを用いてアドレスの最下位ビット が異なる2つのスペアロウデコーダにより置換を行う様 子を示している。この場合、2つのスペアロウデコーダ の選択を行うために、スペアロウデコーダ選択用のデコ ーダDEC の入力にアドレスピット信号A0を流用してい る。

【0243】不良例A は、不良ロウデコーダとアドレス の最下位ビットが同じ論理レベルであるスペアエレメン トによる置換を行う様子を示している。

【0244】以上の構成により、メモリセルアレイ内の不良メモリセルの平均欠陥想定数20に対してスペアエレメント128個とフューズセット28を用意した場合、幅(面積)の広い欠陥が多発して28以上のスペアエレメントを使用せざるを得ない状況であっても、フューズセットを使い切ることなく済ませることが可能になる場合が発生する。

【0245】以上述べたように、第8の実施の形態によれば、素子の微細化が進み、相対的に欠陥の大きさが大きくなっても、チップ上の占有面積が大きいフューズセットの使用を節約する(フューズセット数の増加を抑える)ことが可能であり、良品率を低下させずに面積効率の改善をもたらすことができる。

【0246】なお、上記したような置換を行うと、置換可能数は、0.5 バンクに4 スペアエレメントとなるが、スペアエレメントの量が多目に用意しておけば大した痛

手ではなく、巨大欠陥に伴うフューズセットの使用を抑 える(不必要な消費を防げる)ことができ、非常に有効 である。

【0247】<第8の実施の形態におけるフューズセットの変形例1>図16は、第8の実施の形態における図14に示したフューズセットの変形例1を示すとともに、その一部を取り出して具体的な構成例および動作例を示している。

【0248】このフューズセットは、図14に示したフューズセットと比べて、フューズセットを使用するかどうかを記憶するフューズf13 およびそれに直列接続されていたし組のMOSトランジスタ対TP、TNを省いた点が異なり、その他は同じであるので図14中と同一符号を付している。

【0249】上記フューズf13を省いても、図14に示したフューズセットと同様の効果を得ることができる。即ち、前記相補的なアドレス信号ピットAO、/AO に対応して用意された2本のフューズf0、f1は、前述したようにどちらかを切断した場合にはフューズセットを使用することになるが、両方とも切断しない場合には、フューズセットを使用しないことになる。

【0250】即ち、上記フューズf0、f1に対応する第1の比較回路CMP-A0の出力は、フューズf0、f1のどちらかを切断した場合には活性状態"H"になるが、フューズf0、f1を両方とも切断しない場合には非活性状態"L"になるので、この比較回路CMP-A0の出力はフューズf13からの読み出しデータと等価であり、この比較回路CMP-A0の出力によりナンドゲートNANDおよびアンドゲートANDを図14に示したフューズセットと同様に制御することができる。

【0251】上記変形例1のフューズセットによれば、図14に示したフューズセットと比べて、フューズfl3 およびそれに直列接続されていた1組のMOSトランジスタ対TP、TNが省かれており、また、ナンドゲートMAND およびアンドゲートAND は、フューズfl3 からの読み出しデータが入力しない分だけ入力数が少なくて済むので、面積的に有利である。

【0252】これに対して、図14に示したフューズセットは、偶数の16本のフューズf0~f15 およびそれぞれに直列接続された16組のMOSトランジスタ対のバターンの繰り返しを有するので、パターン作成処理上、都合が良い。

【0253】<第8の実施の形態におけるフューズセットの変形例2>図17は、第8の実施の形態における図14に示したフューズセットの変形例2を示すとともに、その一部を取り出して具体的な構成例および動作例を示している。

【0254】このフューズセットは、図16に示したフューズセットと比べて、次の点が異なり、その他は同じであるので図16中と同一符号を付している。

【0255】(1) デコーダ (スペアロウデコーダ選択 回路) DEC の入力側に、フューズf16 およびそれに直列 接続された! 組のMOSトランジスタ対TP、TNが追加され、スペアロウデコーダ選択用のフューズがf14 ~f16 の3本に増えている。

【0256】(2)上記フューズf16の読み出しデータC3とアドレスピット信号A0とを択一的に選択してデコーダDECに入力するための第1のセレクタSEL1が追加されている。この第1のセレクタSEL1の選択動作を制御するための制御信号を生成する回路として、前記フューズf0、f1の読み出しデータF0、F1の論理積をとるアンドゲート144 およびその出力を反転するインバータIVが追加されている。

【0257】上記第1のセレクタSEL1は、前記データC3 およびアドレスピット信号AOが対応して各一端に入力する2個のCMOSトランスファゲートTG1、TG2の各他端(出力端側)が共通接続されてなり、上記2個のトランスファゲートTG1、TG2は、前記アンドゲート144およびインバータ!Yから供給される相補的な制御信号により相補的に制御される。

【0258】この第1のセレクタSEL1の動作は、アンドゲート144の出力が"H"の場合は、アドレスビット信号 AOが入力するトランスファゲートTG1がオン状態、残りのトランスファゲートTG2がオフ状態になり、アドレスピット信号AOがスペアロウデコーダ選択の最下位アドレスとしてデコーダDECに入力する。

【0259】これに対して、アンドゲート144 の出力が"L" の場合は、フューズf16 の読み出しデータC3が入力するトランスファゲートTG2 がオン状態、残りのトランスファゲートTG1 がオフ状態になり、フューズf16 の読み出しデータC3がスペアロウデコーダ選択の最下位アドレスとしてデコーダDEC に入力する。

【0260】図18は、図16のフューズセットを用いて図13中の1つのバンク内における置換を行う不良例A、B、Cを示している。

【0261】不良例Bは、アドレスピット信号AOのみが異なる隣り合う2つのロウデコーダが共に不良である場合、あるいは、アドレスピット信号AOのみが異なる2つのロウデコーダにまたがって不良となった場合に、1個のフューズセットのみを用いてアドレスの最下位ピートが異なる2つのスペアロウデコーダにより置換を行うために、デコーダDECの入力にアドレスを開発を行うために、デコーダDECの入力にアドレスができる。このためには、データFO、FIがともに"H"になり、アンドゲート144の出たアドレスピット信号AOがデコーダDECに入力するので、図16に示したフューズセットと同様の動作が行われ、同様の効果を得ることができる。

【0262】不良例λは、不良ロウデコーダとアドレス

の最下位ビットが同じ論理レベルであるスペアエレメン トによる置換を行う様子を示している。

【0263】不良例C は、不良ロウデコーダとアドレスの最下位ピットが逆の論理レベルであるスペアエレメントによる置換を行う様子を示している。この場合、2本のフューズf0、f1の少なくとも一方を切断しないでおけば、データF0、F1のどちらかが"L"になり、ナンドゲートの出力が"L"になり、フューズf16 の読み出しデータC3がデコーダDEC に入力する。したがって、上記フューズセットによれば、フューズf16 の切断/非切断を制御しておくことにより所望の置換を行うことが可能である。

【0264】<第8の実施の形態におけるフューズセットの変形例3>前記第8の実施の形態およびその変形例1、2では、2つのスペアエレメントを要する置換をしつのフューズセットで対処する例を示したが、4 つのスペアエレメントを要する置換をしつのフューズセットで対処する変形例3について説明する。

【0265】図19は、第8の実施の形態における図14に示したフューズセットの変形例3を示す回路図である。このフューズセットは、図17に示したフューズセットと比べて、次の点が異なり、その他は同じであるので図17中と同一符号を付している。

【0266】(1) 17本のフューズf0~f16 およびそれに直列接続された17組のMOSトランジスタ対TP、TNが用いられており、そのうちの14本のフューズf0~f13 は、メモリセルの不良アドレスを指定する情報(どのパンクであるかも含めた情報)を記憶するものであり、3本のフューズf14~f16 はバンク内の8値のスペアロウデコーダSRD0~SRD7のどれに対応させるかを指定する情報を記憶するものである。

【0267】(2)前記不良アドレス指定情報記憶用の 14本のフューズf0~f13 のうち、10本のフューズf0 ~f9はバンク内の256個のノーマルロウデコーダNRD0 ~NRD255との対応関係を指定し、残りの4本のフューズ f10~f13 は16個のバンクBANK0~BANK15を選択する ための情報を記憶する。

【0268】前記14本のフューズf0~f13 のうち、4本のフューズf0~f3は、ロウアドレスの最下位ビットの相補的な信号A0、/A0 およびその上位ビットの相補的な信号A1、/A1 に対応して用意されている。上記フューズf0、f1、f2、f3から読み出されたフューズデータF0、F1、F3、F4および前記相補的なアドレスピット信号A0、/A0、A1、/A1 は、一致検出回路(第2の比較问路CMP-A01)に入力している。

【0269】この第2の比較回路CMP-A01 は、上記F0-5 よびA0が入力する第1のオアゲート191 と、前記F1および/A0 が入力する第2のオアゲート192 と、前記F255よびA1が入力する第3のオアゲート193 と、前記F3および/A1 が入力する第4のオアゲート194 と、これらのオア

ゲート191 ~194 の各出力が入力するアンドゲート195 からなる。

【0270】この第2の比較回路CMP-A01の動作は、フューズf0、f1、f2、f3をそれぞれ切断しない場合は、第1のオアゲート191~第4のオアゲート194の出力のうちの2つは『L"になり、アンドゲート195の出力は"L"(非活性状態)になり、対応するフューズセットを使用しないことになる。

【0271】これに対して、フューズf0,f2 が切断された状態 (F0,F2 = "H") の場合には、第1のオアゲート191、第3のオアゲート193 の出力が"H" であり、/A0,/A1="H" の時に第2のオアゲート192、第4のオアゲート194 の出力が"H" になり、アンドゲート195 の出力が"H" (一致検出出力)になり、/A0,/A1 = "H" のアドレス (1 通りの組み合わせ)を不良とみなすことになる。

【0272】また、フューズf1.f2 が切断された状態 (F1.F2 = "H") の場合には、第2のオアゲート192、第3のオアゲート193 の出力が"H" であり、A0./A1="H"の時に第1のオアゲート191、第4のオアゲート194 の出力が"H" になり、アンドゲート195 の出力が"H"になり、A0./A1="H"のアドレス(1 通りの組み合わせ)を不良とみなすことになる。

【0273】また、フューズf1.f3 が切断された状態 (F1.F3 = "H") の場合には、第2のオアゲート192、第4のオアゲート194 の出力が"H"であり、A0.A1 = "H"の時に第1のオアゲート191、第3のオアゲート193 の出力が"H"になり、アンドゲート195 の出力が"H"になり、A0.A1 = "H"のアドレス(1通りの組み合わせ)を不良とみなすことになる。

【0274】また、フューズf0.f3 が切断された状態 (F0.F3 = "H") の場合には、第1のオアゲート191 、第4のオアゲート194 の出力が"H" であり、/A0.A1="H" の時に第2のオアゲート192 、第3のオアゲート193 の出力が"H" になり、アンドゲート195 の出力が"H" になり、/A0.A1="H" のアドレス (1 通りの組み合わせ) を不良とみなすことになる。

【0275】また、フューズf0.f1,f2が切断された状態 (F0,F1,F2="H") の場合には、第1のオアゲート191、第2のオアゲート192、第3のオアゲート193の出力が"H"であり、/A1="H"の時に第4のオアゲート194の出力が"H"になり、アンドゲート195の出力が"H"になり、/A1="H"のアドレス(2通りの組み合わせ)を不良とみなすことになる。

【0276】また、フューズf1.f2.f3が切断された状態 (F1,F2,F3="H") の場合には、第2のオアゲート192、第3のオアゲート193、第4のオアゲート194の出力が"H" であり、A0="H" の時に第1のオアゲート191の出力が"H" になり、アンドゲート105の出力が"H" になり、A0="H" のアドレス(2 通りの組み合わせ)を不

良とみなすことになる。

【0277】また、フューズf0.f1.f3が切断された状態 (F0.F1.F3="H") の場合には、第1のオアゲート191、第2のオアゲート192、第4のオアゲート194の出力が"H"であり、A1="H"の時に第3のオアゲート193の出力が"H"になり、アンドゲート195の出力が"H"になり、A1="H"のアドレス(2通りの組み合わせ)を不良とみなすことになる。

【0278】また、フューズf0.f1.f2.f3 が切断された 状態(F0.F1.F2.F3 = "H")の場合には、第1のオアゲート191 ~第4のオアゲート194 の出力が全て"H" であ り、A0.A1 の論理レベルに拘わらず、アンドゲート195の出力が"H" になり、A0/A104 通りの組み合わせのアドレスの全てを不良とみなすことになる。

【0279】(3)前記3本のフューズ $f14 \sim f16$ のうちのフューズf15 の読み出しデータC2とアドレスピット信号A1とを択一的に選択してデコーダDEC に入力するための第2のセレクタSEL2が追加されている。

【0280】上記第2のセレクタSEL2の選択動作を制御するための制御信号を生成する回路として、前記フューズf2、f3の読み出しデータF2、F3の論理積をとるアンドゲート196 およびその出力を反転するインバータIVが追加されている。

【0281】この第2のセレクタSEL2は、前記アドレスピット信号AlおよびデータC2が対応して各一端に入力する2個のCMOSトランスファゲートTG1、TG2の各他端(出力端側)が共通接続されてなり、上記2個のトランスファゲートTG1、TG2は、前記アンドゲート196およびインパータIVから供給される相補的な制御信号により相補的に制御される。

【0282】この第2のセレクタSEL2の動作は、アンドゲート196の出力が"H"の場合は、アドレスビット信号Alが入力するトランスファゲートTGIがオン状態、残りのトランスファゲートTG2がオフ状態になり、アドレスピット信号AlがデコーダDECに入力する。

【0283】これに対して、アンドゲート196 の出力がし、の場合は、フューズf15 の読み出しデータC2が入力するトランスファゲートTG2 がオン状態、残りのトランスファゲートTG1 がオフ状態になり、上記データC2がデコーダDEC に入力する。

【0284】即ち、デコーダDEC には、フューズfl4 の 読み出しデータCl、第2のセレクタSEL2の出力データお よび第1のセレクタSEL1の出力データが入力している。

【0285】この場合、フューズf0、flが共に切られた場合にはフューズf16 の読み出しデータC3の代わりにスペア選択の最下位アドレスにA0を用い、フューズf2、f3が共に切られた場合にはフューズf15 の読み出しデータC2の代わりにスペア選択の中位アドレスにA1を用いている。

【0286】したがって、第2のセレクタSEL2に対応す

るフューズf15 および第1のセレクタSEL1に対応するフューズf16 の切断/非切断を選択しておくことにより、所望のスペアエレメントを選択することが可能となる。

【0287】図20は、図19のフューズセットを用いて図13中の1つのバンク内における置換を行う不良例 A ~D を示している。ここで、不良例A ~D は、同時に発生しているのではなく、それぞれ単独で発生した様子を単に並べて表示したものである。いずれの不良例A ~D においても、フューズセットは1 つ消費されるのみである。

【0288】即ち、不良例A は、単なる1 スペアの置換を行う様子を示したもので、スペア選択用フューズf14、f15、f16 に応じて自由にスペアを選択できる。

【0289】不良例B は、アドレスピットAlのみ異なる 2 スペアの置換を行う様子を示したもので、スペア選択の中位アドレスにAlを流用しており、最下位アドレスピットAOはフューズfl6 の切断/非切断に応じて"1"、"0"のどちらもあり得る。

【0290】不良例Cは、不良例Bと比べて、AlとAOとが入れ替わった場合である。

【0291】不良例D は、アドレスピットA2以上のアドレスが同じである連続した4 つのノーマルデコーダが不良した場合に4 スペアの置換を行う様子を示したものである。

【0292】なお、上記したように、アドレスピットA2以上のアドレスが同じである4 つのノーマルロウデコーダの間で隣り合う2 つを1 フューズセットで置換することを可能とするために、バンク内のスペアエレメントは、最下位アドレスピットA0が0110という並びとなるように配列が工夫されている。

【0293】即ち、図19に示したフューズセットによれば、フューズf0~f3のうちの少なくとも2つの切断の組合せにより、入力アドレスの最下位から2ビットが、アドレスビット信号AO/AI の4 通りの組み合わせ中の1つ、2つ、あるいは4つに該当するものを不良アドレスとみなし、1つ、2つ、あるいは4つのスペア置換を1つのフューズセットで対処することが可能になる。

【0294】なお、前記各実施の形態では、不良アドレス記憶回路の不揮発性記憶素子としてフューズを用いたが、ROM、EPROM、EEPROM等、他の不揮発性半導体記憶素子を用いることができる。この発明が適用される半導体記憶装置は単体に限らず、ロジック回路等と混載される記憶装置の場合も含む。

[0295]

【発明の効果】上述したように本発明の半導体記憶装置によれば、スペアエレメントの分散型配置と集中型配置とを併用することにより、メモリセルアレイの細分化された複数の単位にそれぞれ対応して設けられるスペアエレメント数を減らした場合でもセルアレイ全体で欠陥が偏った場合に対処でき、救済率と救済自由度を維持しな

がら総スペアエレメント数を減少させてチップ上の冗長 回路の面積効率を向上させることができる。

【0296】また、本発明の半導体記憶装置によれば、各バンクのサブアレイ毎に持たせたスペアエレメントを同一バンク内で共用でき、セルアレイ全体で欠陥が偏った場合に対処でき、救済率と救済自由度を維持しながら総スペアエレメント数を減少させてチップ上の冗長回路の面積効率を向上させることができる。

【0297】また、本発明の半導体記憶装置によれば、 1つのフューズセットで複数のスペアエレメントの置換 を受け持つことができるようにし、幅の大きな欠陥に対 処する際のフューズセットの消費を抑制でき、占有面積 が大きなフューズセットを増加させずに高い良品率を得 ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るマルチバンク 構成のDRAMの要部の構成を示すブロック図。

【図2】図1中の各バンクのうちの1個を代表的に示す 回路図。

【図3】図1中のフューズセットのうちの1個を代表的 に取り出して具体的な構成例を示す回路図。

【図4】本発明の第2の実施の形態に係るマルチバンク 構成のDRAMの要部の構成を示すプロック図。

【図5】本発明の第3の実施の形態に係るマルチバンク 構成のDRAMの要部の構成を示すブロック図。

【図6】図2のパンクの一部を詳細に示す回路図。

【図7】本発明の第4の実施の形態に係るマルチバンク 構成のDRAMの要部の構成を示すプロック図。

【図8】図7中の各サプアレイのうちの1個を代表的に示す回路図。

【図9】図7中のフェーズセットのうちの1個を代表的に取り出して具体的な構成例を示す回路図。

【図10】図9に示したフューズセットの相異なる動作 例を示す波形図。

【図11】図8中の各センスアンプ制御回路SACaのうちサブアレイSUBA1-0 に対応して設けられたセンスアンプ制御回路SACaに含まれるイコライズ信号生成回路の…例を示す回路図およびその動作例を示す波形図。

【図12】本発明の第5の実施の形態に係るマルチバンク構成のDRAMにおける隣り合うサブアレイの一部を示す回路図。

【図13】本発明の第8の実施の形態に係るマルチバン ク構成のDRAMの要部の構成を示すブロック図。

【図14】図13中の各フューズセットのうちの1個を 代表的に取り出して具体的な構成例を示す回路図。

【図15】図14のフューズセットを用いて図13中の バンク内における置換を行う様子を示すプロック図。

【図16】図14中のフューズセットの変形例1を示す 回路図。

【図17】図14中のフューズセットの変形例2を示す

回路図。

【図18】図17のフューズセットを用いて図13中の パンク内における置換を行う様子を示すプロック図。


【図19】図14中のフューズセットの変形例3を示す。 回路図。

【図20】図19のフューズセットを用いて図13中の パンク内における置換を行う様子を示すプロック図。

【図21】従来のDRAMのパンク内における置換を行う様子を示すブロック図。

【符号の説明】

【図1】




BANKO ~BANK15…ノーマルバンク、
NRDO~NRD255…通常のロウデコーダ、
BANKBP…スペアパンク、
SRDO~SRD3…スペアロウデコーダ、
FSOa~FS27a …フューズセット、
RWLON1, RWLON2 …置換制御信号線、
SRDact0 ~SRDact3 …スペアロウデコーダ選択線、
OR…オアゲート、


WL…ワード線、

SWL…スペアワード線。


【図4】




【図10】





【図2】




【図3】










フュース・セット フュース・セット


)SWL

スペ・アロクテ コータ


JA"7077"7-9"









【図9】




【図14】




【図15】




【図16】




【図17】




[図18]



【図19】



[図20]



フロントページの統き

Fターム(参考) 58024 AA07 AA15 BA07 BA09 BA13 BA18 BA29 CA07 CA16 CA17 5L106 AA01 CC04 CC16 CC17 CC22 GG01

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

6
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
(X) FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.